Овраменко

Номер патента: 1839262

Опубликовано: 30.12.1993

Авторы: Выжиковски, Каневский, Клименко, Овраменко

МПК: G06F 15/347

Метки: матриц, перемножения

...умно- жителе 7.3 происходит умножение а 11 Ь 1 з и произведение записывается в его выходной регистр. Во входные регистры умножителя 7.3 записываются а 21 и Ь 11, В регистр 10.3записывается а 11, в регистр 9,3 - а 21, в регистр 15,3 - Ь 11Седьмой такт. В ВМ 1.1 В сумматоре 21,1 происходит суммирование произведений а 21 Ь 12+а 22 Ь 22 и сумма записывается в блок 22.1 регистров, В умножителе 7,1 происходит умножение аз 2 и Ь 2 з и произведение записывается в его выходной регистр. Во входные регистры умножителя 7.1 поступают аз и Ь 31, В регистр 10.1 записывается а 22, в регистр 9.1 - а 1 з, а в регистр 12.1 - Ьз 1, В ВМ 1,2, В блок 22.2 регистров записывается произведение аз 1 Ь 11. В умножителе 7,2 происходит умножение а 12 Ь 22 и...

Номер патента: 1835548

Опубликовано: 23.08.1993

Авторы: Выжиковски, Каневский, Кириченко, Клименко, Овраменко

МПК: G06F 15/347

Метки: матриц, умножения

...и 7.1,2 соответственно переписываются в регистры 5 1.2 и 6.1,2, а в регистры 4.1.2 и 7.1,2 поступают элементы абаз и Ьз 1, которые также поступают на входы умножителя 3,1,2, с выхода которого произведение а 1 зЬз 1 поступает в сумматор 8.1,2, с выхода которого выдается сумма а 1 Ь 11+ а 1 зЬз 1, которая поступает в регистр 11.1.2. В вычислительном модуле 1.2.2 с выходов регистров 4,2.2 и 7.2.2 элементы аз 2 и Ь 21 соответственно переписываются в регистры 5.2.2 и 6.2.2, а в регистры 4.2.2 и 7.2,2 соответственно поступают элементы а 2 з и Ьз 2, которые также поступают в умножитель 3.2.2, с выхода которого произведение а 2 зЬз 2 поступает в сумматор 8.2.2, с выхода которого сумма а 21 Ь 12+ а 2 зЬз 2 поступает в регистр 11.2,2. В...

Номер патента: 1801224

Опубликовано: 07.03.1993

Авторы: Выжиковски, Каневский, Клименко, Овраменко, Юн

МПК: G06F 15/347

Метки: матриц, умножения

...20.3 выдается произведение с 1 збз 1 ипоступает в сумматор 24.3, с выхода которого сумма с 11 б 11+ с 12 б 21+ с 1 збз 1 = т 11 записывается в регистр 25.3, Элемент с 1 ззаписывается в регистр 22,3, а элемент бз 1 - в блок регистров 19.3,В пятнадцатом такте в вычислительном модуле 5 1 с выхода умножителя 20,1.поступает с 2 збзз и в сумматоре 24.1 суммируется с нулем и записывается в регистр 25,1, с записывается в регистр 25,2, Элемент а 12 записывается в регистр 22.2, элемент Ь 21 - в блок регистров 19,2, В вычислительном модуле 1,3 с выхода умножителя 7.3 выдает ся произведение а 1 зЬз 2 и поступает в сумматор 13,3, с выхода которого выдается сумма а 11 Ь 1 г+ а 12 Ь 22+ а 1 зЬзг = б 1 г и записывается в блок регистров 19.3....

Номер патента: 1790786

Опубликовано: 23.01.1993

Авторы: Выжиковски, Каневский, Клименко, Овраменко

МПК: G06F 15/347

Метки: матриц, умножения

...в регистр 16,1,1, В регистр 12,1,1 записывается элемент б 11, а элемент с 11 передается в вычислительный модуль 2.2,2 и записывается в регистр 15,2,2, В сумматоре 9,2,2 вычислительного модуля 1,2.2 получаем а 11 Ь 1 з+а 12 Ь 2 з+а 1 зЬзз= = б 1 з и элемент б 1 з записывается в регистр 12.2.2, С выхода сумматора 9.2.3 вычислительного модуля 1.2.3 получаем аз 1 Ь 1+аз 2 Ь 22 и эта сумма записывается в регистр 10.2.3. В регистры 6.2,3 и 7.2.3 записываются Ьз 1 и азз. В сумматоре 9.2.1 вычислительного модуля 2.2.1 получаем сумму55 б 22 с 21+О, которая записывается в регистр 10.2,1, В регистр 12,2.1 записывается б 22. В сумматоре 9,2.1, В регистр 12.2.1 записывается б 22. В сумматоре 9.3,2 вычислительного модуля 1.3,2 получаетсяаз 1...

Номер патента: 1790785

Опубликовано: 23.01.1993

Авторы: Выжиковски, Каневский, Клименко, Овраменко

МПК: G06F 15/347

Метки: матриц, умножения

...з. На входы умножителя 11.1.1 вычислительного модуля 2,1.1 поступают элементы б 11 и с 11, где происходит умножение б 11 с 1; и произведение поступает в сумматор 13.1,1, где складывается с нулем и записывается в регистр 14.1,1, В регистр 12.1.1 записывается элемент с 22, а элемент с 11 передается в вычислительный модуль 2.2,2 и записывается в регистр 12,2,2, В сумматоре 7,2,2 вычислительного модуля 1,2,2 получаем а 21 Ь 11+а 22 Ь 21+а 2 зЬз 1 = б 21 и элемент б 21 записывается в регистр 10.2,2, С выхода сумматора 7,2.3 вычислительного модуля 1,2,3 получаем а 21 Ь 1 з+а 22 Ь 2 з и эта сумма записывается в регистр 8,2,3, В регистры 4,2,3 и 5.2,3, Записываются а 2 з и Ьзз, В сумматоре 13,2.1 вычислительного модуля 2.2.1 получаем сумму б 22...

Номер патента: 1774349

Опубликовано: 07.11.1992

Авторы: Выжиковски, Каневский, Овраменко

МПК: G06F 15/353, H03H 17/04

Метки: нерекурсивный, фильтр, цифровой

...первого выхода процессорного элемента 1,2.2 на вход регистра 2.2.2 поступает нуль входной отсчет х(1), а с второго выхода процессорного элемента 1,2.2 на вход регистра 3.2.2 поступает результат вычисления у(2)=.у(2):=а(2)х(1=а(1)х(2)+а(2)х(1). К концу третьего такта с первого выхода процессорного элемента 1.2,2 на вход регистра 2.2.2 поступает входной отсчет х(4), а с второго выхода процессорного элемента 1,2,2 на вход регистра 3.2.2 поступает результат у "(5) =у(5)+а(2)х(4),К концу второго такта с первого выхода процессорного элемента 1.3.2 на вход регистра 2.3.2,1 поступает нуль входной отсчет х(2), а с второго выхода процессорного элемента 1.3,2 на вход регистра 3.3.2 поступает результат вычисления у"(3)=у(3)+а(2)х(2). К концу...

Номер патента: 1716536

Опубликовано: 28.02.1992

Авторы: Каневский, Клименко, Котов, Овраменко

МПК: G06F 15/347

Метки: матриц, умножения

...по адресу 010, В этом же такте на выходе сум. матора 5.1 формируется результат а 11 Ь 12, который принимается в регистр 6.1.В третьем такте из узла памяти 7.3 считывается Ьз 1 по адресу 000. На первый информационный вход устройства поступает 5 элемент а 1 з, который принимается в регистр 3.3 и на выходе сумматора 5.3 формируется первый элемент результирующей матрицы с 12= а 1 зЬЗ 1+ а 12 Ь 21+ а 11 Ьи, который в конце такта принимается в регистр 6.3. В этом же такте в вычислительном модуле 1.2 формируется промежуточный результат а 11 Ь 12+ а 12 Ь 22, а в вычислительном модуле - 1.1 -а 11 Ь 1 з, 8 этом же такте на первый информационный вход устройства поступает элемент 612. Дальнейшая работа устройства аналогична описанной. Последний...

Номер патента: 1705836

Опубликовано: 15.01.1992

Авторы: Выжиковски, Каневский, Клименко, Овраменко

МПК: G06F 15/347

Метки: матриц, перемножения

...в регистр 8,1 записывается Ь 11, а через коммутатор 15 под управляющим сигналом в регистр 14,1 записывается а 11, Управляющий сигнал с входа 25 записывается в триггер 22,1.Второй такт, В вычислительном модуле 1.1, В умножителе 17,1 происходит умножение а 11 Ь 11 и записывается в его выходной регистр, э во входные регистры записываются новые исходные данные Ь 12 и а 1 ь Данные а 11 и. Ь 2 с регистров 8,1 и 14.1 перепишутся соответственно в регистры 13,1 и 9.1 В регистр 8.1 записывается а 21, а в регистр 19,1 - Ь 12. Управляющий сигнал С выхода триггера 22,1 записывается в триггер 23,1.Третий такт. В вычислительном модуле 1,1, Произведение а 11 Ь 1 с выхода умножителя 17,1 в сумматоре 30,1 сложилось с нулем и записывается во входной...

Номер патента: 1695382

Опубликовано: 30.11.1991

Авторы: Овраменко, Погорелов, Торошанко

МПК: G11C 11/40

Метки: запоминающее

...В момент времени 12 по положительному фронту прямого сигнала синхронизации (фиг.З, а) на прямом выходе триггера 19 сформируется высокий потенциал (фиг.З, г, интервал времени 12 втакой же длительности сигнал высокого уровня формируется и на выходе элемента ИЛИ 20. Сигнал с прямого выхода триггера 19 в виде сигнала "Под-: тверждение захвата" поступает через выход 14 на соответствующий вход контроллера ПДП и разрешает его работу. При этом инверсный сигнал от сигнала "Подтверждение захвата" (с инверсного выхода триггера 19) поступает на вход выборки дешифратора 7 и открывает его выходы, Выходы регистра 5 в данный интервал времени находятся в высокоимпедансном состоянии, Контроллер ПДП на адресные разряды локальной шины 10 выставляет...

Номер патента: 1584084

Опубликовано: 07.08.1990

Авторы: Каневский, Лозинский, Овраменко, Синичук

МПК: G06F 17/17, H03H 17/06

Метки: фильтр, цифровой

...выходной отсчет у(б) =у(6)+х(5)Ю(2)++х(4)ы(3)+х(5)оэ(2)+х(6)ю(1), которыйпоступает на выход 9 цифрового Фильтра. В каждом следующем такте работыустройства на выходе 9 Фиксируетсяновый выходной отсчет.При реализации процедуры рекурсив 1 ой цифровой Фильтрации устройстводолжно вычислять выражение вида: 10ку(п) -Е М(з.)х(п-э+1)+гЪ(ь)у(п.+1).-где ю(ь) и Ь(.) - коэффициенты импульсной характеристики. 5При работе устройства в режиме рекурсивной Фильтрации на вход 11 подается сигнал низкого уровня, что обеспечивает второй режим работы блока 7.9 этом режиме работы регистры 6.1, 206.26.К/2 включаются подачей насоответствующие управляющие входы сигнала низкого уровня во 2,4,6 тактах работы устройства и на их входысинхронизации в этих тактах...

Номер патента: 1573532

Опубликовано: 23.06.1990

Авторы: Выжиковски, Каневский, Овраменко

МПК: G06F 17/17, H03H 17/04

Метки: рекурсивный, фильтр, цифровой

...началу вто"рого такта в регистрах 3,1 и 6.1находятся с перанды х(1) и х(1)ж(1)соответственно, На выход 8 в первомтакте поступает первый неполный выходной отсчет.у(1) = х(1)(о(1).Во втором такте в умножителях 4.1и 4.2 формируются произведенияхЬ(2) и х(1)ы(2), первое из которых через сумматор 5.1 поступаетнавход первого регистра 6,1 второйгруппы, а второе - на вход второгорегистра 6,2 второй группы, К началутретьего такта на регистрах 3, и3.2 зафиксированы операнды х(1) их(1) соответственно, На выходе входного сумматора.1 в третьем такте сформирована сумма х(2)+х(1)Ь(2) = А,В третьем такте в умножителях4.1-4.3 формируются произведенияАм( ), х(1) Ь (3) и х(1)ы(3) соответственно, Произведение х(.)со(3) с выхода умножителя 4.3 через сумматор...

Номер патента: 1499374

Опубликовано: 07.08.1989

Авторы: Каневский, Клименко, Овраменко

МПК: G06F 17/17, H03H 17/00

Метки: фильтрации, цифровой

...сумматор 2 работает в режиме суммирования операндов, а триггер 11 управления работает в счетном режиме. На входе 20 управляющий сигнал высокого уровня обеспечивает работу триггеров 18.1-18.3 аналогично режиму нерекурсивной фильтра(. 25 ции. В исходном состоянии все регистры обнулены. Прием в регистры 3., 41 и 81 осуществляется в конце такта. На вход входного сумматора 2 поступает содержимое дополнительного регистра 3(. суммы, а на другой вход поступает входной отсчет, Результат входного сумматора 2 поступает на информационные входы регистров 4. 1- 4,3 приема. На входе 1 устройства отсчеты меняются каждые два такта, при 35 ем информации в регистры 4.1-4.3 также осуществляется каждые два такта.Для примера рассмотрим работу устройства...

Номер патента: 1498678

Опубликовано: 07.08.1989

Авторы: Ковалев, Крючков, Морозов, Овраменко

МПК: B65G 53/48

Метки: винтовой, питатель, пневматического, сыпучего, транспортирования

...одного шага, при этом на элементах до середины выгрузочного окна паз выполнен прямого 2 (правого), а за серединой выгрузочного окна обратного 22 (левого) направлений.В пазах установлена спиральная лента шнека, выполненная прямого 23 и обратного 24 направлений. На одном конусе лента имеет отогнутые по оси шнека участки 25. Длина и профиль ленты выб, раны такими, чтобы изменение направления витков ее точно соответствовало профилю винтового паза цилиндрических элементов, Прямые участки входят в пазы 26 муфт на концах шнеков, на которые одеваются 1 О 5 1 20 25 30 35 40 45 50 55 отбойники, закрепленные на муфтах стопор- ными винтами. Противоположные концы спиральных лент 23 и 24 заканчиваются в пазах двух смежных цилиндриеских....

Номер патента: 1460740

Опубликовано: 23.02.1989

Авторы: Каустов, Овраменко, Погорелов, Торошанко

МПК: G11C 11/00

Метки: запоминающее

...1, к которой производится обращение, только один блок 2 памяти, а именно полувыбранный, становится выбранным и обращение производится только к нему. Если процессорзакончит обработку информации в выб-.ранной конфигурации рабочей страницы, он может сформировать новую рабочую страницу с другими блоками 2памяти. В этом режиме работы ЗУ процессору доступен любой блок 2 памяти,причем все блоки 2 памяти в пределаходной строки занимают одну и ту жечасть адресного пространства, т.е,являются как бы близнецами.Адресация ячеек памяти в рабочейстранице возрастает сверху вниз,т,е. рабочая страница памяти имеетвертикальную адресацию. В случае необходимого прямогодоступа к памяти контроллер прямогодоступа подает в процессор сигналзахвата, в ответ на...

Номер патента: 1432531

Опубликовано: 23.10.1988

Авторы: Вдовиченко, Каустов, Нуриманов, Овраменко, Погорелов, Торошанко

МПК: G06F 11/28

Метки: микроэвм, отладки

...запи си и чтении стека, записи и чтении областей памяти, не являющейся стеком, вводе и выводе информации во внешнее устройство производится при появлении соответствующих одноименных сигналов на входах 13-17 и установленных в единичное состояние соответствующих режиму останова разрядов первого 26 и второго 30 режимных регистров, При этом сигнал высокого. уровня поступает на второй вход первого элемента И 8 через элемент ИЛИ 9 с выходов блока 2 и (или) в соответ" ствии с логическими выражениями (1) и (2). Например, режим останова по зоне адресов при записи в память, не являющуюся стеком, организовывается путем установки в единичное состояз1432531 сравнения, обеспечивающую останов по определенной области памяти. Единичный сигнал на...

Номер патента: 1430965

Опубликовано: 15.10.1988

Авторы: Каневский, Каустов, Овраменко, Синчук

МПК: G06F 17/17

Метки: вычисления, свертки

...вычислительных блоков и (1,=1) элементов, памяти, В регистре коэффициента вычислительного блока .1.К хранится коэффициент Ь(1,-1+1, 1).Цикл работы устройства (интервал времени между поступлением двух очередных входных отсчетов) состоит из двух тактов. Первый такт включает время задержки на умножителе 3 и вре-мя записи в первый регистр 4 результата каждого иэ вычислительных блоков,второй такт - время задержки сумматоров и время записи во второй регистр результата.Рассмотрим работу устройства при вычислении первого верного (после заполнения регистров устройства) выходного отсчета У(1.,К). Вычисление 7(1 К) начинается в первом цикле 1-ым вычислительным блоком и заверщается в 1,-)М+-ом цикле вычислительным блоком.1.,.Формула...

Номер патента: 1363250

Опубликовано: 30.12.1987

Авторы: Выжиковский, Каневский, Лозинский, Овраменко

МПК: G06F 17/17

Метки: двумерной, свертки, цифровой

...конце загрузки в регистрах 4023.5., и 24.х. (где х=,д)=1,М/2)были записаны несовые коэффициентыа,х) и а(М/2+1,) были записаны несовые коэффициенты а(,) и а(М/2+),) соответственно,45После загрузки весовых коэффициентов подачей сигнала низкого уровняна вход 22 обеспечивается коммутацияпервого и второго выходов последнего4.И блока памяти на выход мультиплексоров 1 и 2 соответственно,На вход 21 подается сигнал высокого уровня, который обеспечивает коммутацию второго информационного входа 12 устройства на выход мультиплексора 3.При работе устройства в данномрежиме на первый информационный вход11 устройства входные отсчеты посту 508пают в следующей последовательности:х(ш-М/2+1,п-И+1), х(ш-М/2+2, и-И+,х(ш,п), а на второй информационный вход 12...