Устройство сортировки битов

СОЮЗ СОВЕТСНИКСОЦИАЛИСТИЧЕСНИКРЕСПУБЛИН 1)5 Г 06 Р 7/ ОСУДАРСТВЕННЫПО ИЗОБРЕТЕНИЯМПРИ ГКНТ СССР КОМИТЕТОТНРЫТИЯМ ческии Галата,нов вещай 1(54) УСТРОЙСТВО СОРТИРОВКИ БИТОВ(57) Изобретение относится к автоматике и вычислительной технике и можетнайти применение в устройствах управления технологическими процессами, Цель изобретения - повышениебыстродействия. Устройство содержитдемультиплексор 1, дешиФратор адреса2, блок памяти 3, шиФратор 4. шинуданных 5; блок чтения бита 6, дополнительную шину данных 7, входы "Чтение" 8 и "Запись" 9, шину адреса 10.Устройство позволяет считывать изаписывать бит инФормации после операции преобразования. 5 ил 1 табл.Изобретение относится,к автомати-. ке и вычислительной технике и может , найти применение в устройствах уп равления технологическими процесса 5ми.Цель изобретения - повышение быстродействия.На фиг. 1 приведена блок-схема устройства сортировки битов, на фиг. 2-3 - варианты построения блока чтения бита на фиг. 4 - временная диаграмма работы прототипа,на фиг.5- временная диаграмма работы устройства сортировки битов. 15Устройство содержит демультиплексор 1, дешифратор 2 адреса, блок 3 памяти, шифратор 4, шину 5 данных, блок 6 чтения бита, дополнительную шину 7 данных, входы "Чтение" 8 и "Записьв 9, шину 1 О адреса, элементы вариантов построения блока 6 с 11 по 14.Демультиплексор 1 принимает по входу 1, значение младшего бита Д 9 шины 7 данных и на выходе устанавливает его в разряд, указанный группой адресных проводников с шины 10 адреса и поступающий на его вход. Востальных разрядах выхода 1 ф уста, навливается логическая "1". Вход выборки 1 з запрещает (разрешает) рабо.ту демультиплексораДешифратор 2 адреса выбирает элементы 1, 3, 6 при их адресации с ши 35ны 1 О адреса, о учетом состояния входа 9 устройства. Демультиплексор 1 выбирается при появлении адреса однобитовых операций на шине 10 адреса и сигнала "Запись на вход 9 устройства. Блок 3 памяти выбирается при появлении адреса однобитовых операций или при адресации блока памяти. Блок 6 чтения бита выбирается при появлении адреса однобитовых операций и отсутствии сигнала пЗапись".Блок 3 памяти служит для хранения данных и состоит из одноразрядных элементов памяти, адресные входы ко" торых присоединены к шине 10 адреса, входы записи/считывания, к шифратору 4, входы-выходы данных - к разрядам шины 5 данных, а входы вы. борки - к выходу дешифратора 2.Шифратор 4 служит,для управления 55 входом "Запись-чтение" блока 3 памяти, Если на адресныйвход шифратора 4 приходит адрес однобитовой операции, то на всех разрядах выхода устанавливается значение, соответствующее сигналу "Чтение", заисключением разряда для битовой операции(номер разряда указан на шине 1 Оадреса), В остальных случаях всеразряды выхода принимают значение,равное значению управляющего входашифратора 4,Шина 5 данных служит для соединения входов-выходов данных элементовустройства, Блок 6 чтения бита служитдля коммутации бита иэ любого разряда шины 5 в разряд До шины 7 прибитовых операциях. Номер бита принимается по входу 6 с нины 10 адреса,.разрешение коммутации бита - с входа 6 и подтверждается по входу 6 .1В остальных случаях (когда с входа6 з поступает запрет коммутации бита)блок 6 коммутирует нину 6 и 6При разрешении чтения (вход 6,) инФормация с шины 5 поступает на вину7, иначе наоборот. На Фиг, 2 дан вариант построения блока 6, соответствующий прототипу. Мультиплексор 11коммутирует бит с входа 6в разрядДО на вход 6блока 6, если приходитна мультиплексор разрешение с входа6 з и 6 Номер бита поступает навход 6 . При запрете битовых операцийработает коммутатор 12, коммутируяинформацию с своего входа 6и 6в зависимости от состояния входа6,.Второй вариант построения блока6 дан на Фиг. 3, Мультиплексор 14коммутирует бит с входа 6на выход,Номер бита поступает на вход 6мультиплексора 14, Шифратор 13 прибитовых операциях (разрешение с входа6 ) и сигнале разрешение чтения(вход 6,) коммутирует бит мультиплексора 14 на выход 6 , При запретечтения коммутирует бит с входа 6йа выход ДИ. При запрете битовых операций с мультиплексора 14 вход шифратором не анализируется, Происходиткоммутация входа 6на выход Д 9 призапрещении чтения и входа Др на вы"ход ДО при разрешении чтения.Шины 7, 10 и управляющие входы8 и 9 служат для приема исходнойинформации от вычислителя.Для использования устройства сортировки как обычного блока памяти вы.числитель должен обратиться к устройству, так как это он делает при ра 5боте с блоком памяти; для записи нашине 10 установить адрес ячейки блока памяти, на шине 7 - данные длязаписи, на вход 9 - сигнал "Запись";для чтения на шине 10 установить адрес ячейки ОЗУ, на вход 8 - сигнал"Чтение" и принять данные из указанной ячейки.При однобитовых операциях устройство работает следующим образам,Для чтения бита вычислитель устанавливает в первой группе проводниковшины 10 адрес ячейки блока памяти,из которой следует прочитать слово,содержащее требуемый бит. Во второйгруппе проводников шины 10 долженбыть установлен номер бита. В третьей группе проводников должен быть установлен признак битовой операции. 20На входе 8 должен быть установленсигнал "Чтение". При этом дешифратор2 адреса выдает запрет на работу демультиплексора 1 и разрешение работыблоку 3 памяти и блоку 6 чтения. 25ШиФратор 4 на всех разрядах блока 3установит сигнал "Чтение" (посколькуна входе 9 не установлен сигнал "Записьн), Блок 3 памяти на шину 5 выдает состояние ячейки, адрес которойуказан в первой группе проводниковшины 10. Блок чтения бита на шине 7данных установит состояние разрядаДО, равное разряду шины 5. Далее вычислитель может принять слово данныхс шины 7, в разряд ДИ которого установлен требуемый бит,Для записи бита в Разряд словаданных, хранящегося в блоке 3 памяти, вычислитель на шине 10 устанавливает адрес аналогично режиму битового чтения, на шине 7 в разряде ДОбит для записи, а на входе 9 сигнал; 1 принимает бит по входу 1 и уста.,навливает его в разряде выхода 1(номер разряда указан на входе "2").На остальных разрядах - логическаяединица (или в третьем, состоянии).Шифратор 4 на всех разрядах устанавливает сигнал "Чтение", кроме разрядав который будет происходить записьбита. На этом разряде установлен сигнал "Запись. Блок 3 памяти записы 55вает бит в указанный разряд, а с остальных разрядов происходит чтение,При этом на шине 5 установлено .слово 69бданных, которое будет храниться в блоке 3 памяти после записи, На фиг;5 дана диаграмма импульсов вычислителя на МП серии К 580, Для записи требуется выполнить "1". команду "БТА". В такт времени "1" происходит считывание кода команды вычислителем, в такты "2", "3" - считывание адреса для записи из ПЗУ вычислителя, в такт4 н происходит работа устройства сортировки битов - запись бита в блок 3 памяти. Таким образом, такты "1"-"3" требуются вычислителючтобы подготовить необходимую информацию. на шинах 10 и 7 и входах 9 и 8. В такт времени Ф происходит обращение к устройству сортировки битов в слове. Программа: для прототипа, выполняющая аналогичное действие с аналогичным вычислителем, дана на Фиг. 4.Команды выцислителя .приводятся в таблице,Формула изобретенияУстройство сортировки битов, со" держащее блок чтения бита, дешифратор, шифратор, блок памяти, причем шина адреса устройства соединена с соответствующими входами дешифрато" ра, шифратора и с адресными входами блока чтения бита и блока памяти, информационные входы-выходы которого подключены к шине данных устройства и к входам-выходам первой группы блока чтения бита, входы-выходы второй группы которого соединены с дополнительной шиной данных устройства, а вход задания режима блока чтения би" та является входом "Чтение" устройства, вход "Запись" устройства подключен к управляющим входам шифратора и дешифратора, первый и второй выходы которого подключены соответст" венно к управляющим входам блока чте" ния бита и блока памяти, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него вве" ден демультиплексор, входы адреса которого подключены к шине .адреса устройства, информационные входы подключены к дополнительной шине данных устройства, информационные выходы подключены к шине данных устройства, а управляющий вход соединен с третьим выходом дешифратора, выход шифратора соединен с входом "Запись-чтение" блока памяти.Время выполОписание чение нения,мкс 4. 1. Загрузка регистров ЬХх Н2. Пересылка из ре- МОЧ И,А гистра в память 3. Загрузка регист- ЖА ра "А"Логическое умноже- АЮние регистра "А" ивторого байта командыЛогическое сложе- ОКА.ние регистра "А"и памяти "И"Загрузка памяти ЗТА В регистры Н и Ь загружается информация, содержащая адрес модуля60 (АО-А 8), признак однобитовойоперации (А 12)Бит результата из ДО пересылаетсяв модуль 60, где вставляется внужный разряд данныхВ аккумулятор считывается словоиз ОЗУ, содержит бит состояния,который надо изменитьИаскирование бита состояния Вставление бита, хранящегося вмодуле 60, в слово данных, считан-ное из ОЗУЗапись слова со вставленным битомобратно в ОЗУ,Киштулинец Подписно ениям и открытия кая наб., д, 4/5 ри ГКНТ ССС Проиэводст Заказ 1784ВНИЙПИ Госуда Ю 1 гавшина Ю Составитель В.КозловФиг. ХТехред М.Ходанич Корректор Э,ЛончаковаТираж 568 венного комитета но изобр 113035, Москва, Ж, Рауш о-издательский комбинат "Патент", г. Ужгород, ул. Гагар