Устройство для вычисления двумерной свертки

(51)5 С 06 34 ОПИСАНИЕ ИЗОБРЕТЕНИ ТЕЛЬСТ К АВТОРСКО матрицу 1 1 с ( 1= льныхсинхро 1, 3) вычислпу выходов н).числительнйг.2) содержитвход 7, второ8, третий ининхровход 1 Ожитель 15, супо .четвертый модульпервыйй инфорформацй-регистмматор выходы м модуль содержитмационныйтры 24 и а пол рно ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР 1(56) Авторское свидетельство СССРУ 1401477, кл. С 06 Г 15/347,01.12.88.Кцпя Н.Т., Кцапе 1,.М., Уеп 1).Ч.1А Счо 1 ече 1 рдре 1 дпес 1 вувСо 1 Ж аггааког сопчо 1 цИопв, Ргос. Сопй. опЧ 1 81 вуза апс 1 сошрц ос, 1981.Бргхп 8 ег - Чег 1 а 8, 1981, р.255-264,Г 3.8.4.(54) УСТРОЙСМЕРНОЙ СВЕРТ Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислительных машинах и устройствах цифровой обработки сигналов для вычисления двумерной свертки.Цель изобретения - повышение быстродействия.На фиг.1 представлена структурная схема устройства с потоками входных и выходных данных для вычисления двумерной свертки для случая 1=,1=Р= =Я 2; на фиг.2 - функциональная схема (.1 с)-го вычислительного модуля (з.=1,Р, 1 1,1, 1 с 1,Я) , на фиг.3 функциональная схема (1,1 Д+1)-го вычислительного модуля (=1,Р, 1=1,1)Устройство для вычисления двумерной свертки (фиг.1) содержит с первой по четвертую группы 1-4 информа(57) Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислительных машинах и устройствах обработки сигналов для вычисления двумер"ной свертки. Цель изобретения - повышение быстродействия устройства.Цель достигается параллельно-поточной организацией процесса вычисленийв трехмерной матрице 13 вычислительных модулей, где 13 - размерность матрицы-результата; Р - размерность "окна сверткй".Время вычисления двумерной, свертки составляет1+3+Р+2 Я - 3 тактов, а период вычислений - 3+Я - 1 такт. 1 з,п.ф-лы,3 ил ционных входов(х 1,Я+1)-й вычислительн 1=1,2, =1,2, Ц=2) (фиг.3) ервый 21 и второй 22 инфор ходы, синхровход 23, регис 5, сумматор 26 и выход 27. В основу работы устройст ен алгоритм вычисления дву вертки," =у =. г"Ч 3 .о ЗР который состоит из двух частей:ио р Ч11 р .1 р цро," -р,1-с х Я=ОСо,2. у =О, 3.=0,1-1, 3=0,3-1 рф р Я +,1 Р, РПервая часть алгоритма - вычислевторая часть - вычисление При описании работы устройства вобозначении хиндекс ) в скобкахуказывает номер такта работы устройства, а индекс 1 с без скобок - номеррекуррентного шага,(1=1,Р, 3=1,1, 1=1,0) работает следующим образом. В исходном состояниирегистры 11-14 устанавливаются в нулевое состояние. На Е-м такте на входы 7, 8 и 9 подаются соответственнозначения х , ки ы , на выходеумножителя 15 Формируется произведение х +у , а на выходе сумматора 16 - сумма к+х х у , котораяподается на выход 18,на выход 20 подается значение ЯНа В+1)-м такте на входы 7-9 подаются соответственно значения х ,аи Ю,д, на выходе сумматора 161формируется сумма г+х .я ц, которая подается на выход 18. В регистр11 записывается значение х , в регистр 12 - значение х , в регистр14 - значение Я. На выходы 17 и19 подаются значения х , на выход20 - значение Я(=1,Р, 3=1,Т) работает следующимобразом. Регистры 24 и 25 устнавлива 5 10 15 20 25 30 35 40 45 50 55 ются в начальное состояние. На к-м такте на входы 21 и 22 подаются соответственно значения у и к наьх вхвыходе сумматора формируется сумма у +г х, которая подается на выход 27,Устройство работает следующим образом.В исходном состоянии регистры устанавливаются в нулевое состояние (не показано). На входы 1 подаются элементы х; " . На входы 3 постоянно подаются элементы Сд р (фиг,1), на входы 2 и 4 - нулевые значения.На нулевом такте на вход 1, подается элемент х о, . В вычислитель(о)ном модуле 5в регистр 11 записывается элемент хо)Н а первом такте на входы 1 + , 1 и 1 1, и одают с я соответственно элеме нты х, х, и х, , на входЖ Ю (13 ц подается элемент Я. В вычисли тельном модуле5Формир уе тс яозначение гооо =г +До хоо, в регистрооо ооо11 записывается значение х о, а в регистр 12 - значение х о, В вычислительном модуле 5в регистр 11 записывается элемент х, а в вычислительном модуле 51,. в регистр 11 элемент хНа втором такте на входы 1 ц, 1, и 1подаются соответственно элемен 9ты хх, и х 1 о . В вычислительном модуле 5, Формируется значение го=г , +Я хв регистр 11 записывается элемент хо, а в регистр 12 элемент х о . В вычислительном модулео 5 формируется значение к о =к о + + цо х 1 о, в регистр 11 записывается элемент хо, а в регистр 12 - элемент х , . В вычислительном модуле 5 1, формируется значение а, =к +оо 1 оо( + Я,о х щ, в регистр 11 записывается элемент х 1 о, а в регистр 12 - элемент х 1 , В вычислительном. модулещ формируется значениеООО оооо + +Яо,хо , в регистр 11 записывается элемент хНа третьем такте в вычислительном модуле 5 , Формируется значение г о = оюо =яцо + Я х в регистр 11 записывается элемент х и, а регистр 12 - элемент х. В вьгяислительном модуле 5 , Формируется значение е=е +о + Ыц,х и , в регистр 11 записывается элемент х 1, в регистр 12 - элемент х о . В вычислительном модуле 5 формируется значение ко = г , +о + И, хоо, в регистр 11 записывается5 1 5элемент х , а в регистр 12 - элемент х , . В вычислительном модулеГ 2 уЭ Лю ФОРМИРУЕТСЯ ЗНаЧЕНИЕ го 0 =г, ++ Я 0 х 00, в регистр 11 записываетсяэлемент х 0, а в регистр 12 - элементхВ вычислительном модуле 52формируется значение г 0 = г оол ++ Ях, , в регистр 11 записывается элемент х , . В вычислительноммодуле 522 формируется значениег 00 глоо +0 х.л л р в регистр 11 записывается элемент х л , В вычислительном модуле 5 ля Формируется энаО 2уоо =уоо+г 000На четвертом такте в вычислительном модуле 5,2, формируется значениеОг, =гллл +Яохо, в РегистР 11 записывается элемент хо, а в регистр12 - элемент хоо . В вычислительноммодуле 522 Формируется значение2г 0 =глло + ИохоВ вычислительноммодуле 52 Формируется значение2г о =го л + Я л х ОВ вычислительноммодуле 5222 формируется значениег, =го, + Их 0,. В вычислительноммодуле 5 л формируется значение уг0 2=у +гкоторое подается на выход6 устройства. В вычислительноммодуле 5 2 Формируется значение уло =гу 0+г ооНа пятом такте в вычислительноммодуле 5 г 22 формируется значение2.г лл =глл+ Ях 00. В вычислительноммодуле 52 формируется значение У, =2 2уоуо+г оо, которое подается навыход 62 э устройства. В вычислительном модуле 52 э формируется значениеу =у +г 0 . В вычислительном модуЛЕ 5 о 2 З фОрМИруЕтСя ЗНаЧЕНИЕ у =угло ло=у 0 +г,0, которое подается на выход 6 22 з устройства.На шестом такте в вычислительномМОдуЛЕ 5 л 2 З ФОрМИруЕтСя ЭиаЧЕНИЕ УЛ =,=у, =у +г л, которое подается наВЫХОД 62 Э еФормула изобретения1. Устройство для вычисления двумерной свертки, содержащее РгЯ вычислительных модулей (Ргч - размер окна свертки), о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены (Рх 1)(1"1)+ +1 Р вычислительных модулей (1 - число строк матрицы"результата), причем 73460 6вггчислительнгуге модули образукгт трехмерную ллелрииу лЛ р л=Л 3=11 с=1 ) 1-й и (1+Р)-й выходы первойгруппы информационных входов устройства подключены к первым информацион-ным входам соответственно (1,1,1)-гои (1,1,1)-го вычислительных модулей(1=2, 1), (д, 1) -й вход второй и (1, 1 с) -йвход третьей групп информационныхвходов устройства подключены соответственно к второму информационномувходу (2,1,1)-го и третьему информационному входу (1,1,Е)-го вычислительных модулей, 1-й вход четвертой группы информационных входов устройстваподключен к первому информационномувходу (1,1,Я+1)-го вычислительного 20 модуля, синхровход устройства подключен к синхровходам всех вычислительных модулей, первые информационныевходы (д,1,п+1)-го и (1,1,п+1)-говычислительных модулей подключены к 25 первым выходам соответственно (,1,п)-го и (1,1,п)-го вычислительныхмодулей.(п=1,( - 1), а первый информационный информационный вход (1+1,1,0+1)-го вычислительного модуля под ключен к первому выходу (1,.1,Я+1)-говычислительного модуля (1=1, Р - 1),второй информационный вход (,1,1+1)- го и первый информационный вход (о+1,р+1,К)-го вычислительных модулей подключены соответственно к второму выходу (,1,Е)-го и третьему выходу(2,р,к)-го вычислительного модуля,а первый выход (Р,1,(+1)-го вычислительного модуля является 1-м выходомгруппы выходов устройства.45 г2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что (,3,к)"й вычислительный модуль содержит четыре регистра, умножитель и сумматор, 50 причем первый, второй и третий информационные входы вычислительного модуля подключены к информационным входам первого, третьего и четвертого регистров, выходы которых подключены соотвественно к первому входу умножителя, к первому входу сумматора и второму входу умножителя, выход которого подключен к второму входу сумматора, первый выход вычислительного1573460, в Ю 3,Й 713 модуля подключен к выходу второго регистра, информационный вход которого подключен к выходу первого регистра, Второй, третий и четвертый выходы вычислительного модуля подключены со 5 Ответственно к выходам сумматора, второго и четвертого регистров, синхровход вычислительного модуля подключен к синхровходам всех регистров, 10 а (д,1 Д+1)-й вычислительный модуль Содержит два регистра и сумматор, причем первый информационный вход вычислительного модуля подключен кинформационному входу первого регистра, выход которого подключен к первому входу сумматора, выход которогоподключен к выходу вычислительногомодуля, второй информационный входкоторого подключен к информационномувходу второго регистра, выход которого подключен к второму входу сумматора, синхровход вычислительного модуля подключен к синхровходам всех регистров.15734 оО тавитель К.Кухаренкоред М,Ходанич Корректор О. Кравцов Редактор Н.Лазаренко аж 570 Заказ 1643 НИИП роизводственно-издательский. комбинат "Патент Гагарин Ужго сударственного комитета по изобре 113035, Москва, Ж, Рауш Подписноениям и открытиям при ГКНТ СЧСРая наб., д, 4/5