Устройство для извлечения квадратного корня

М представляется (п+ ) "разрядным двочиным кодом ЬЬ, Ь Ь , где Ь - знаковый, Ь,Ь,Ь. е е е,Ь з)" числовые двоичные разряды (мантисса аргумента всегда неотрицательна),Значение результата вычисляется с использованием разложения приведенной мантиссы М аргумента х на множители вида (1+ ГК 2 д"), где ф М при а)е=О(3) то значение искомой функции у можноопределить выражением 25у =оГх 2 Р /"И =2.(1+о 2 )(2) К=1где Ц = Р /2 (5) ЗОВычисление мантиссы результата йроизводится с использованием итераци онных формул- к (гк Рг)к 1 гк+ск гк 2 +г к 2ЭМк.Р,.=Мк+ кМк 2 (6)ЕК зд ЗдРП (1 - г )Порядок Я результата опрецеляется в соотвешствии с выражениями (3) и 4 О (5), Начальные значения М и г, определяются в соответствии с выражениями М = г =Мф1 1 еЗначение 1 к при выполнении К-ой итерации выбирается равным номеру 45 старшего нулевого (единичного) разряда дробной части кода гк при гк ( 1 (г)1), если г Ц )г (дую+1) и на единицу меньше номера 1 к старшего нуклевого (единичного) разряда дробной части. кода г)(, если гкЦк)-гк(д+1)2 где нгф) - значение-го дзоичного разряда кода г 2 Значение 1 к задается в устройстве унитаРным ш-РаэРЯДным двоичным кодом 1 к 55содержащим единицу в 2 -ОМ разряде Инули в остальных разрядах, Величинадд 1 и +1 определяется требуемой точностью вычислений, Логическое уравнение, определяющее значение-го разряда 2 (11 21,2 и ), имеет зидМ . +1 К(р)=г Д г К(р+1)4 Я, г,.(Ц (г(++1)Л г (+2)Л 3( г(д.) (7)где г (/ =г к (9 г К (О)Признаком окончания операции служит условие 1-г+, (О,ОО / 1 зд2- Рз . /1,ч. 2-РР)Б Е 1,1,п(2 г 1) (8)Величина М +1 при этом используетсяв качестве мантиссы результата.Устройство работает следующим образом,В исходном состоянии разряды с первого по дп-й (7+1)-разрядного регистра 1, используемого для хранения величины гк, имеют одинаковое (либо нулевое, либо единичное), значение, Вследствие этого, значение признака "Конец операции" на третьем выходе блока11 управления равно единице, а значе-.ние сигналов на первом и втором выхо;.дах блока 11 управления равно нулю,На вход 18 устройства непрерывнопоступают тактовые импульсы (ТБ,На вход 15 и вход 16 устройства поступают значения порядка и мантиссыаргумента соответственно. Код порядка аргумента со входа 15 поступает наинформационный вход третьего 3 регистра, код мантиссы аргумента - напервые информационные входы первогоб и второго 7 мультиплексоров.Младший разряд кода порядка а). поступает на первые управляющие входы первого б и второго 7 мультиплексоров.Если значение младшего разряда ко;да порядка а равно нулю, то код мантиссы, поступивший на первые информационные входы первого б и второго7 мультиплексоров, проходит на входымультиплексоров без преобразования.При единичном значении а, код мантиссы, поступивший на первые информационные входы первого б и второго7 мультиплексоров, проходит на входы мультиплексоров со сдвигом наодин разряд в стррону младших разрядов, Сформированное на выходе первого б и второго 7 мультиплексоровпрчведенное значение мантиссы аргу+мента М поступает на информационныевходы первого 1 и второго 2 регистров.1575177 6 5 1 О 15 2025 30 Для выполнения вычислений синхронно с одним из ТИ на вход 17 устройства подается сигнал "Пуск", который поступает на вход блока 11 уп.равления, а также на вход разрешениязаписи третьего 3 регистра, осуществляя занесение на третий регистр 3значения порядка аргумента р, По сигналу "Пуск" на первом выходе блока 11управления формируется сигнал "Занесение", который поступает на входыразрешения записи первого 1 и второго 2регистров и осуществляет занесениев первый регистр 1 величины г, =М и4Фво второй 2 регистр - величины М 1=М.+.Если значение мантиссы аргументаМ не равно нулю (единице), то процессвычислений .реализуется следующим образом, При выполнении первой итерациизначение г,(0) равное нулю при Я,=1и единице при ,=-1, поступает с выхода первого регистра 1 на первые входы первого 13 и второго 14 сумматоров по модулю два, на вторые входы которых с выходов первого 1 и второго 2регистре поступают значения М и гсоответственно, Первый 13 и второй 14сумматоры по модулю два производят поразрядное суммирование по модулю двакодов М, .и г соответственно с кодомг 1(0), формируя на своих выходах значения Я М, и М,С выхода первого 13 сумматора помодулю два значение Яф г, поступаетна первый вход первого блока 8 сдвига и на третий вход блока 11 управления. С выхода второго сумматора 14по модулю два значение ,1. М посту 1пает на первый вход третьего блока 10сдвига,Поступление отличного от нуля (единицы) кода , г на третий вход блока 11 управления приводит к появлениюна третьем выходе блока 11 управлениянулевого уровня признака "Конец операции", а на втором выходе - единичного уровня сигнала "Выбор входа".Кроме того, первый выход блока 11 уп-равления подключается к его второмувходу, обеспечивая прохождение оче-редных ТИ на входы разрешения записипервого 1 и второго 2 регистров.По коду Г,г, на четвертом, пятоми шестой выходах блока 11 управленияформируется (ы +1 -разрядные коды, содержащие единицу в (1, +1)-м Ц, )-ми (21+2)-м разряде соответственно инули в остапьных разрядах, которые поступают на вторые выходы третьего 1 О,первого Я и второго 9 блоков сдвигасоответственно (значение 1, определяется в соответствии с приведенным вывыше алгоритмом), Первый 8, второй 9,и третий 10 блоки сдвига осуществляютумножение поступающего на их первыевходы коды на 2 , 211и 2-Й 1соответственно путем сдвига в сторонумладших разрядов, В освобождающиесяразряды записывается значение, поступающее на третий вход соответствующего блока сдвига,Код г, поступает на второй входвторого 9 блока сдвига с выхода первого регистра 1. С выхода второго регистра 2 значение М поступает наВторой вход блока 12 формирования ре-. зультата, на первый вход которого с выхода третьего регистра 3 поступает значение порядка.Первый 4 и второй 5 сумматоры производят вычисление значений г г и М согласно выражениям (6). С выходов первого 4 и второго 5 сумматоров значение величин г и Мг поступают на вторые информационные входы первого 6 и второго 7 мультиплексоров соответственно, Наличие единичного значения сигнала "Выбор входа" на вторых управляющих входах первого 6 и второго 7 мультиплексоров обеспечивает прохождение информации с вторых информационных входов на выходы мультиплексоров, в результате чего коды г и Мг поступают на информационные входы первого 1 и второго 2 регистров соответственно. С приходом оче редного ТИ значения г и М,г заносятся. в первыйи второй 2 регистры соответственно. На этом выполнение перт, Вой итерации завершается.В процессе выполнения второй ите рацИИ ПО зНачениям г г И Мг В усТройстве аналогично описанному выше формируются значения гз и М , которые будут занесены в первый 1 и второй 2 регистры соответственно очеред ным ТИ, Следующие итерации Выполняютаналогично.Итерационный процесс продолжается до тех пор, пока в результате вы полнения очередной Я-ой итерации все ш старших числовых разрядов числа 55 сг, г 5 не станут одновременно равными единице. При этом блок 11 управления запрещает прохождение ТИ со своего второго входа на первый выход иформирует на третьем выходе единичное значение признака "Конец операции"и на втором выходе - нулевое значениесигнала "Выбор входа".По окончании процесса вычислений5на первом выходе блока 12 формирование результата Формируется значениепорядка результата в соответствиис выражениями (3) и (55, а на вто 10ром выходе блока 12 формирования результата - округленное до и числовыхазрядов значение мантиссы результата, Сформированные блоком 12 Форми 1)ования результата порядок и мантисса15результата поступают на выходы 19 и 20,20 устройства,Если при начале вычислений значения всех ш разрядов я равно единиЦе или значение всех ш разрядов я,равно нулю, то значение признака "Ко-нец операции" на выходе 21 устройства остается равным единице и вычислений по Формулам (6 ) не производится.В качестве результата используются 25Значения порядка и мантиссы сформикованные блоком 12 Формирования реЗультата по постпившим на его входызначениям Р и МБлоки 8-10 сдвига работают следую Сщим образом,На первый 24 вход блока поступает)7-разрядный информационный код, навторой вход 25 блока - (7-1)-разряд-.ный управляющий код, имеющий единицу а 1-ом раараде (аб 1,2,Ч)и нули в остальных, Единичный разряд управляющего. кода поступает навторые входы 1-х элементов И 22 каждой 1-ой гРуппы Ц Е 1 1,2,Ч ) ) 4 йиа первые входы которых поступают(1-)-ые разряды информационного кода (при 4 2) или значение сигнала стретьего входа 26 блока (при з ) 1).В результате входыой информационныйкод сдвигается нахразрядов вправо иосвобождающиеся разряды заполняютсязначением, поступившим на третий 26вход блока,Блок 11 управления работает следующим образом,.Сигнал "Пуск", поступая на первыйвход 17 блока, проходит через в-й элемент ИЛИ 29 и далее на первый 35 выход блока в качестве сигнала "Занесение", Старшие ш разрядов поступающего на третий вход 34 блока (в+1)-разрядного кода передаются на входы первого элемента И 33 четвертой группы и через инверторы 28 - на входы второго элемента И 33 четвертой группы. Если все в старших разрядов кодапоступающего на третий вход 34 блока, равны единице (нулю), то на выходе первого (второго) элемента И 33 чет ,вертой группы ФОрмируется единичный сигнал, который проходит через (щ+1)-ый элемент ИЛИ 29 и поступает на третий выход 21 блока в качестве сигнала "Конец операции".При наличии хотя бы одной единицы и хотя бы одного нуля одновременно в в старших разрядов третьего 34 входа блока сигнал ",Конец операции" на третьем выходе 21 блока имеет нулевое значение, а на выходе (ш+2)-го элемента НЕ 28 - единичное значение которое поступает на второй выход 36 блока, а также на второй вход тре-. тьего элемента И 33 четвертой группый разрешая прохождение через третий элемент И 33 четвертой группы ТИ, поступающих с второго входа 18 блока. С.выхода третьего элемента И 33 четвертой группы ТИ через в-ый элемент ИЛИ 29 поступают на первый выход 35 блока в качестве сигналов "Занесение"Единичное значение-го разряффда кода 1 на выходе ( -1)-го элемента И 30 первой группы (б 2,3, в ) формируется при наличии единичных значений во всех разрядах, номер которых меньше и нулевого значения в -ом разряде кода, поступившего на третий вход 34 блока, При=-1 единичное значение 1-го разря Мда кода 1формируется первым элемен- . том НЕ 28Ециничное значение-го разряда (рй) 1,2п) ) кода 14 Формируется на выходе-го элемента ИЛИ 29 при равенстве нулю (,) +1)-го и (,) +2)-го разрядов кода, поступающего на третий вход 34 блока с использованием )-го элемента И 31 второй группы и при равенстве нулю Р -го и единице+1)-го разрядов кода, поступающего на третий 34 вход блока с использованием р -го элемента И 32 третьей группы, Единичное значение в-го разряда кода 1 формируется ш;ым элементом И 32 третьей группы. Остальные разряды кода 1 принимают нулеквое значение.По коду, поступившему на третий вход 34 блока, на четвертом 37, пя том 38 и шестом 39 выходах блока формируются коды, имеющие единичное значение в (+1)-м-м и (2+2)-и разрядах соответственно и нули в остальных разрядах.5Формула изобретенияУстройство для извлечения квадрат 10 ного корня, содержащее три регистра, два сумматора, три блока сдвига, два мультиплексора, блок управления, блок формирования результата причем первые входы первого и второго сумматоров соединены с выходами одноименных регистров, выходы первого и второго блоков сдвига подключены соответственно к второму и третьему входам первого сумматора, выход третьего блока сдвига соединен с вторым входом второго сумматора, вход задания мантиссы аргумента соединен с первыми информационными входами первого и второго мультиплексоров вторые информационные входы которых соединены с выходами первого и второго сумматоров соответственно, первый выход блока управления соединен с входами разрешения записи первого и второго регист. ров, информационные входы которых подключены к выходам одноименньг мультиплексоров, первые управляющие входы которых соединены с выходом младшего разряда входа задания порядка аргумента, а вторые - с вторым выходом блока управления, информационный вход третьего регистра соединен с входом 1 Озадания порядка аргумента, тактовый вход которого подключен к первому входу блока управления, выход третьего регистра соединен с первым входом блока формирования результата, первый и второй выходы которого соединены соответственно с выходами порядка и мантиссы результата устройства, а второй вход - с выходом второго регистра, второй вход блока управления соединен с входом запуска устройства и входом разрешения записи третьего регистра, третий выход блока управления является выходом признака конца операции устройства, а четвертый, пятый и шестой выходы соединены с первыми входами первого, второго и третьего блоков сдвига, выход первого регистра соединен с вторым входом второго блока сдвига, о т л и ч а.юц е е с я тем, что, с целью повыше ния быстродействия, в него введены первый и второй сумматоры по модулю два, причем старший разряд выхода первого регистра соединен с вторыми входами первого и третьего блоков сдвига и первыми входами первого и второго сумматоров по модулю два, вторые входы которых подключены к выходам первого и второго регистров, а выходы - к третьим входам первого и третьего блоков сдвига соответственно, третий вход блока управления соедин нен с выходом первого сумматора по модулю два, третий вход второго блока сдвига соединен с входом логического нуля устройства.