Одноразрядный десятичный сумматор в коде “5421

, вычислиттения яв вия деся сумматор ичный сумм ифметика циФроа, 969, с.195.етические опе- ЮЛ, 1957, с.236 трехраэрблок 21 Ф(на элем формиров элемента по модулю менты НЕ оперируе в коде рис ГОСУДАРСТВЕННЦИ НПО ИЗОБРЕТЕНИЯМ И ОТНПРИ П(НТ СССР ОПИСАНИЕ ИЗОБР АВТОРСКОМ,Ф СВИДЕТЕЛЬСТ(54) ОДНОРАЗРЯДНЫЙ ДЕСЯТИЧНЫЙ СУММАТОВ КОДЕ "5421"(57) Иэобретение относится к циФровой 2ельной технике, Целью иэобреляется повьппение быстродейсттичного сумматора. Десятичныйсодержит трехраэрядный двоатор 1, корректирующийядный двоичный сумматор 2,ормирования сигнала переносантах И-НЕ 4-12,20), блок 22ния. сигнала коррекции (наИ-НЕ 13-15, 19), сумматор 3два, элемент И-НЕ 16, эле 17, 18. Десятичный сумматорс циФрами, представленными421", 1 ил,Изобретение относится к цифровойвЫчислительной технике,Цель изобретения - повьпчвние быстрдействия десятичного сумматора.На чертеже изображена функциональная схема одноразрядного десятичного сумматора в коде "5421",Одноразрядный десятичный сумматорв коде "5421" содержит трехразряднй двоичный сумматор 1, корректирующей трехразрядный двоичный сумматор2, сумматор 3 по модулю два, элементы И-НЕ 4-16, элементы НЕ 17 и 18элементы И-НЕ 19 и 20, Элементы И-НЕ4-12, 20 образуют блок 21 Формирования сигнала переноса а элементы И-НЕ13-15, 19 образуют блок 22 формирования сигнала коррекции.Сумматор в коде "5421" работает 70следующим образом.Три младших разряда слагаемых (Ь,сэ, Ь , с , Ь , с,) поступают на соответствующие входы сумматора 1 а старшие разряды слагаемых Ь 4 и с 4 поступают на входы сумматора 3 по модулюдва, Сложение трех младших разрядовслагаемых происходит по правилам двоичной арифметики, Если на выходе суммы сумматора 1 образуются числа 5(101) 306(110) 7(111) либо возникает сигналпереноса в четвертый разряд (число 8),.то срабатывает блок 22, Коррекция результата происходит также в случае.,Когда сумма трех младших разрядов равна 4(100) и есть сигнал входного пе 1)еноса (е), Коррекция заключается вдобавлении к значению суммы трех младших разрядов числа 3(011), Сигнал выходного переноса (Е) образуется, если оба старших разряда слагаемых Ь 4и с 4 равны логической единице) либоесли один из них равен логическойединице и сумма трех младших разрядовслагаемых больше пяти, или равна. четырем и имеется сигнал входного переноса (е) Откорректированное десятичное число (Ь 4, Ь, Ь , Ъ 4) снимаетя с выходов сумматора,Формула изобретения5 О4Одноразрядный десятичный сумма.торв коде "5421" содержащий трехразрядный двоичный сумматор, корректирующий трехразрядный двоичный сумматор, блок55 Формирования сигналапереноса, блокформирования сигнала коррекции и сумматор по модулю два, причем выходы разрядов трехразрядного двоичного сумматора соединены с первыми входами соответствующих разрядов корректирующего трех- разрядного двоичного сумматора, выходы разрядов которого соединены с выходами разрядов десятичного сумматора с первого по третий, выход четвертого разряда которого соединен с выходом сумматора по модулю два, первый, второй и третий входы блока формирования сигнала коррекции соединены с выходами соответственно первого, второго и третьего разрядов трехразрядного двоичного сумматора, а выход годключен к вторым входам первого и второго разрядов корректирующего треХраЗ - рядного двоичного сумматора, входу первых, вторых и третьих разрядов первого и второго операндов десятичного сумматора соединены соответственно с первыми и вторыми входами соответствующих разрядов трехразрядного двоичного сумматора, входы четвер- тых разрядов первого и второго операндов десятичного сумматора соединены с первым и вторым входами сумматора по модулю два и с первым и вторым входамк блока формирования сигнала переноса, выход которого соединен с выходом переноса десятичного сумматора, о т л и ч а ю щ и й с я тем, что с целью повышения быстродейстт:ия, десятичный сумматор содержит два элемента НЕ и элемент И-НЕ, выход которого подключен к третьему входу сумматора по модулю два, а входы - к выходам первого и второго элементов НЕ, входы которых соединены с выходами переноса трехразрядного двоичного сумматораи корректирующего трехразрядного двоичного сумматора, входы блока Формирования сигнала переноса с третьего по шестой соединены с выходами соответственно первого, второго, третьего разрядов и переноса трех- разрядного двоичного сумматора, четвертый вход блока Формирования сигнала коррекции соединен с выходом гервого элемента НЕ, вход переноса десятичного сумматора соедкнен с седьмым входом блока формирования сигнала переноса, с пятым входом блока Формиро вания сигнала коррекции и с входом переноса корректирующего трехразрядного двоичного сумматора, при этом блок формирования сигнала коррекции содержит четыре элемента И-НЕ, входы первого из которых соединены с вторым и третьим входами блока входы второго -Составитель В,БерезкинРедактор Н.Киштулинец Техред Л.Сердюкова Корректор О,Ципле тираж 563 Заказ 1785 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 11303,5, Москва, Ж, Раушекая наб., д. 4/5Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 5 15751 с первым и третьим входами блока, входы третьего - с третьим и пятым входами блока, входы четвертого - с выходами первого, второго и третьего элементов И-НЕ и четвертым входом этого блока, а выход - с выходом этого блока, блок Формирования сигнала переноса соДержит десять элементов И-НЕ, входы первого иэ которых соединены с первым и шестым входами блока, входы второго - с вторым и шестым входами блока, входы третьего - с первым и вторым входами блока, входы чет 71вертого - с вторым, четвертым и пятым входами блока, входы пятого "с вторым, третьим и пятым входамиблока, входы шестого - с первым, четвертым и пятым входами блокавходыседьмого - с первым, третьим и пятымвходами блока, входы восьмого - с первым, пятым и седьмым входами блока,входы девятого - с вторым, пятым иседьмым входами блока, входы десятогос выходами элементов И-НЕ с первогопо девятый этого блока, а выход - свыходом этого блока,