Устройство для адресации

1573458 а является расширение функциональных воэможностей устройства и области его применения за счет обратного преобра ования физического адреса блока в го логический адрес. Устройство соержит группу переключателей 1-3 логического адреса, регистр 4 логического адреса, дешифратор 5 логического адреса, первую группу элементов ИЛИ 6 и 7, блоки 8 и 9 коммутации первой, второй групп, шифратор 11 физического адреса, регистр 13 физического адИзобретение относится к автоматикевычислительной технике, может бытьспользовано в качестве модуля для аппаратного взаимного преобразования логических и физических адресов любых Функционально законченных блоков (процессоров, блоков памяти и т.д.) 25 и является усовершенствованием устройства по авт. св, У 1388877.Целью изобретения является расширение функциональных возможностей и области применения устройства за счет обратного преобразования физического адреса блока в его логический адрес.На Фиг.1 представлена функциональная схема устройства для трех блоков, на Фиг.2 и 3 - Функциоцальные схемы элементов коммутации первой и второй35 групп соответственно.Устройство содержит группу пере-; ключателей 1-3, регистр 4 логического адреса, дешифратор 5 логического адреса, первую группу элементов ИЛИ 6 и 7, блоки 8 и 9 коммутации первой и второй группы, вход 10 логического адреса устройства, шифратор 11 физического ацреса, выход 12 Физического адреса устройства, регистр 13 физического адреса и дешифратор 14 физического адреса устройства вторую группу элементов ИЛИ 15 и 16, шифратор 17, выход 18 логического адреса устройства, вход 19.Устройство работает следующим образом.Блок 8 коммутации (фиг.2) реализует логические функции К=СН, Е=Н, Р=НО, где С,Н,О,К,Ь,Р - сигналы на первом, втором, третьем входах и выходах блока 8 коммутации первой группы соответственно. реса, дешифратор 14 физического адреса, вторую группу элементов ИЛИ 15и 16, шифратор 17 логического адреса.Введение регистра 13, дешифратора 14,шифраторов 11, 17 и изменение конструкции блоков коммутации позволяетосуществлять как преобразование логического адреса в Физический, так инаоборот, причем прямое и обратноепреобразования могут происходить одновременно и независимо друг от друга.3 ил. Блок 9 коммутации (фиг,3) реализует функции Б=АВС, Е=ВС, И=ВСМ и Г=ВС, где А,С,В,М,В,Е,Г,И -сигналы на первом - четвертом входах и первом - четвертом выходах блока 9 коммутации второй группы соответственно.Сразу же после подачи питания начинается сеанс коммутации в матрице блоков 8(9) в соответствии с сигналами переключателей:" .1-3. Сигнал высокого уровня (ВУ) на выходе переключателей 1-3 соответствует состоянию Блок включен /исправен, сигнал низкого уровня (НУ) - состоянию "Блок выключен/неисправен".После завершения переходных процессов в матрице блоков 8(9) коммутации устройство готово к работе в режиме взаимопреобразования логического и физического адресов. При этом логический адрес "1" всегда свяэыва 11 ф 11 ется с таким физическим адресом который соответствует 1 -му Функционал ьному блоку и з числа н ео тключ е нных /испр ав ных блоков и наоборот ( т . е . соответствие между полями логических и физических адресов для данного р аспр еделе ния фл аг ов годности , заданного переключателями 1 -3 , является в з аимно однозначными) .Например , пусть переключатель 1 находится в положении НУ , а пере ключа тели 2 и 3 - в положении ВУ . Тогда логический адрес " 1 " на выходе 1 0 соответствует физическому адресу " 2 " на выходе 1 2 , а Фи зич еский адрес " 3" на входе 1 9 соответствует ло гиче скому адресу " 2 " на выходе 1 8 , Причем преобразования логических адресов в физические и обратно происходят с ов ерше нно независимо друг о т друга , 5 15 что позволяет, не прерывая обращения к исправному блоку (при преобразовании логического адреса в физический), ,узнавать, например, какому логическому адресу соответствует информация в блоке памяти с определенным физическим адресом. Формула изобретенияУстройство для адресации по авт. св, 9 1388877, о т л и ч а ю щ е. - е с я тем, что, с целью расширения функциональных возможностей и области применения устройства за счет обратного преобразования физического адреса блока в его логический адрес, в него введены шифратор физического адреса, регистр физического адреса, дешифратор физического адреса, вторая группа элементов ИЛИ, шифратор логического адреса, причем информационный вход регистра физического адреса является входом физического адреса устройства; .выход регистра физического адреса соединен с входом дешифратора 73458 6физического адреса, -й выход дешифратора физического адреса соединен с третьими входами блоков коммутации первой группы и четвертыми входами блоков коммутации второй группы 1-й строки матрицы, третьи выходы блоков коммутации первой группы и четвертые выходы блоков коммутации второй груп Опы каждого столбца матрицы, кроме последнего, соединены с входами соответствующих -элементов ИЛИ второй группы, выходы элементов ИЛИ второй группы и третий выход блока коммутации первой группы последнего столбца матрицы соединены с соответствующими входами шифратора логического адреса, выход которого является выходом логического адреса устройства, выходы 20 элементов ИЛИ первой группы и первыйвыход блока коммутации первой группы первого столбца матрицы соединены с соответствующими входами шифратора физического адреса, выход которого 25,является выходом физического адресаустройства.1573458 ь А. Бархиноданич ставихред едактор Н.Лазаренко ректор Т.Пал 1 аказ 1643 Тираж 564 Подписно 1 НИИПИ Государственного комитета по изобретениям и открытиям113035, Москва, Ж, Раушская наб д, 4/5 и ГКНТ ССР Производственно-издательский комбинат "Патент", гУжгород, ул, Гагарина, 101