Устройство для распределения заданий между эвм

(51)5 С 06 Р 9/46 ГОСУДАРСТВЕННЫПО ИЗОБРЕТЕНИЯМПРИ П 1 НТ СССР КОМИТЕТОТНРЫТИЯМ АНИЕ ИЗОБРЕТЕН в очередь кое число ожид аспределяетсющей минималаний. 2 ил,не перЭВМ, и ольщи к вычислиыть исполь- ислительных твЛИ6 емент зовано при построкомплексов. в а так оойст сво шен асти ераспредНа Фиг.схема п ные в мацио гистр 24,1 - входы ды за 26,3, 27,2 на Фиг,2 ка регис в,во длУстроисданий ЭВМдом К-и касчетчик 2;блоки элемИ-НЕ 1 О, К пределения з одерж кана в кажок 1.К у срав 4.Кент ИЛ е б схе реги нения .К, э И 11 тров,З.К,ементК,К,устрой-.(фиг.2) со 30 элеменБлок 1,1 - 1,3 ре жит регистры 29 стро элембщие а так сег в элементы И АВТОРСКОМУ СВИ 1(56) Авторское свидетельство СССРР 857993, кл. С 06 Г 9/00, 1960,Авторское свидетельство СССРВ 1111163, кл. С 06 Г 9/46, 1983(54) УСТРОЙСТВО ДЛЯ РАСПРЕДЕЛЕН 1 ЯЗАДАНИЙ МЕЖДУ ЭВМ(57) Изобретение относится кф вычлительной технике и может быть изовано при построении вычислителных комплексов. Цель изобретения Изобретение относитсельной технике и может изобретения - расширение обименения устройства за счет еления заданийприведена функциональредлагаемого устройства; Функциональная схема бло расширение области применения устроиства за счет перераспределения заданий, Устройство для распределения заданий между ЭВМ содержит три канала,а в каждом канале счетчик, схему сравнения, блок регистров, два блока элементов И, четыре элемента И, элементИ-НЕ, два элемента ИЛИ. Кроме того,устройство содержит блок элементовИЛИ, два элемента ИЛИ, элемент ИЛИ-НЕкоммутатор, триггерэлемент задержки.Если число заданий, ожидающих обслуживания в одной из ЭВМ превысило некоторую критическую величину, то заданиеиз очереди к этой вычислительной машиблок 13 элементов ИЛИ эл)4, элемент ИЛИ-НЕ 15, триггер оммутатор 17, элемент ИЛИ 18, же информационный вход 19 уства, входы 20.1-20.3 наличия дных ЭВГ 1, входы окончания резадачи 21.1-21,3, информацион ыходы каналов 22.1-22.3, инфор нные выходы блоков 23,1-23.3 р ов, сигнальные выходы блоков 24,3 регистров, информационные блоков 25.1-253 регистров, вх писи блоков регистров ИЛИ 26,1- синхровходы устройства 27.1 элемент 28 задержки.Устройство работает следующимобразом.В исходном состоянии все ЭВМ свободны и находятся в работоспособномсостоянии, Счетчики 2.1-2.3, блоки1.1-1,3 регистров находятся в нулевомсостоянии. Входы начальной установки на чертежах условно не показаны,Равенство содержимого счетчиков ,12.3 обуславливает выдачу с первых вы,ходов схем 3,1-3.3 сравнения разрешающих сигналов, поступающих черезэлемент И 6,1 на управляющий входблока 4,1 элементов И, На управляющие 5входы блоков элементов И 4.2-4.3 раз,решающие сигналы не подаются, следо"вательно первый пришедший на информационный вход 19 код задачи, через блок13 элементов ИЛИ и блок 4,1 элементов Ипостуйает на входы 25, 1 блока 1,1регистров,Код задачи по синхронизирующемуимпульсу с входа 27,1 записывается вблок 1,1 регистров (в регистр 29,1),Как только при передаче кода задачисрабатывает блок 4,1 элементов И навыходе элемента ИЛИ 11,1 появляется .единичный сигнал, по заднему фронтукоторого содержимое счетчика 2.1увеличивается на единицу. ПосколькуЭВМ все свободны, то на сигнальномвходе 20.1 присутствует единичныйсигнал.Синхронизирующий импульс с входа27.2 поступает через открытый элемент И 7,1 и элемент ИЛИ 12,1 в блок11 регистров и на управляющий входблока элементов И 5,1 для выдачи кода задачи непосредственно в ЭВМ. Припоступлении второй задачи она направ 40ляется во вторую ЭВМ аналогичным образом, поскольку с первого выходасхемы 3.3 сравнения и второго выходасхемы 3.2 сравнения подаются разрешающие сигналы на элемент И 6,2 и далее 45на управляющий вход блока элементовИ 4,2, Таким образом, очередная поступившая на вход 19 устройства задачанаправляется. в ту ЭВИ, число решаемых задач в которой минимально, В 50случае равенства числа решаемых задачзадана поступает в ЭВМ с минимальнымпорядковым номером, что обеспечиваетравномерную загрузку всех ЭВМ,По окончании решения задачи на 55вычитающие входы 21.1-21,3 счетчиков2.1-. 2,3 соответственно поступает сигнал, который уменьшает содержимое того или иного счетчика на единицу.При записи очередной поступившей задачи в блок 1,1-1.3 регистров при невозможности ЭВМ обработать ее задачахранится в блоке 1,1-1.3 регистровдо тех пор, пока ЭВМ не сможет принятьее на обслуживание. Тогда на соответствующем входе 20.1-20,3 появляетсяединичный сигнал и очередной синхронизирующий импульс с входа 27,2 поступает через элемент И 7.1-7,3 на входсоответствующего блока 1,1-1,3 регистров и на управляющий вход блока 5.15.3 элементов. И соответственно.В связи с тем, что время обслуживания различных задач может существенно отличаться, возможны случаи,когда одна из ЭВМ может принять задание на обслуживание, а в другой - естьзадачи, ожидающие в очереди на об-.служивание,Рассмотрим работу устройства вэтом режиме,Как только какая-либо ЭВМ можетпринять задачу на обслуживание, навыходе соответствующего элемента И8,1"8,3 появится единичный сигнал,который через элемент ИЛИ 14 поступаетна один из управляющих входов коммутатора 17. При наличии в каком-либо блоке 11-1,3 регистров задачи, котораяеще не поступила в ЭВИ для обслуживания на выходе 24,1-24.3 соответствующего блока 1.1-1,3 регистров формируется .единичный сигнал. Этот сигналпоступает на вход соответствующегоэлемента И-НЕ 10,.1-10,3,С выхода этого элемента нулевойсигнал поступает на входы двух другихФэлементов И-НЕ 10,1-10.3 запрещаятем самым формирование нулевогосигнала.Нулевой сигнал поступает на инверсный вход коммутатора 17, Таким образом, при отсутствии в данный моменткода задачи на входе устройства 19,о чем свидетельствует единичный сигнал с выхода элемента ИЛИ-НЕ 15 дляодного из информационных выходов 23,123,3 блоков 1,1-1.3 регистров коммутатор 17 является открытым,Код задачи с соответствующеговыхода 23.1-23.3 блока 1,1-1,3 регистров поступает на входы блока элементов ИЛИ 13. Далее с выхода блока элементов ИЛИ 13 код задачи поступает непосредственно,в блок 1,1-1.3 регистров, той ЭВМ, которая может выпол 15751831 О 20 30 40 Формула изобретения 50 Устройство для распределения заданий между ЭВМ, содержащее три канала, а в каждом канале счетчик, схему сравнения, первый блок элементов И, первый элемент И, первый элемент ИЛИ, причем в.каждом канале выходы первого блока элементов И соединены с входами первого элемента нять задание, поскольку именно вэтой ЭВМ наименьшее число решаемыхзадач, Кроме того, код задачи, поступая на входы элемента ИЛИ 18,формирует на его выходе единичныйсигнал, который открывает элементИ 9,1-9,3 того канала, информационныевыходы 24,1-24,3 которого подключенык выходам коммутатора 17, При этомочередной синхронизирующий импульс свхода 27.1 поступает через соответствующий элемент И 9.1-9.3 и элементИЛИ 12,1 - 12,3 в соответствующий блок.1-1.3 регистров. Импульс с входа27,1 произведет запись кода задачи всоответствующий блок 1,К регистрови пройдя через элемент 18 задержки,переведет триггер 16 в единичное состояние. Нулевой сигнал с инверсноговыхода триггера 16 закроет коммутатор 17 для выдачи информации. Очередной импульс с входа 27,2 пройдетчерез открытый элемент И 7,К на входблока 1,К регистров и произведетвыдачу кода задачи в ЭВМ. Одновременно с этим импульс с входа 27,2 переведет триггер 16 в нулевое состояние.Последовательности импульсов повходам 27,1-27.2 имеют одинаковыйпериод, но разнесены во времени. Импульсы по входу 27.2 отстают по фазеот импульсов по входу 27.1 Поступление информации на входы 19 и "20.1-20.3синхронизируется импульсами этих последовательностей, Информация на входе 19 может появиться только послепоступления импульса на вход 27.2,но до прихода импульса с входа 27.1,Снятие сигнала на входе 19 должнопроизойти до очередного импульса свхода 27.2. Информация на входы 20,120.3 должна поступать только послепоступления импульса на вход 271и до прихоДа импульса на вход 27,2.Снятие сигнала с входов 20,1-20.3должно произойти до прихода очередного импульса на вход 27,1,ИЛИ, выход которого соединен с суммирующим входом счетчика, выход которого соединен с первым входом схемысравнения, выходы равенства схем сравнения первого и второго каналов соединены соответственно с первым и вторым входами первого элемента К первого канала, выходы неравенства схемсравнения второго и третьего каналов соединены соответственно с первыми вторым входами первого элемента Ивторого канала, выход неравенства схемы сравнения первого канала и выход равенства схемы сравнения третьего канала соединены соответственно с первым и вторим входами первого элементаИ третьего канала, в каждом каналевыход первого элемента И соединен спервым входом первого блока элементовИ, вход окончания решения задачи канала устройства соединен с первым вычитающим входом счетчика, выход счетчика первого канала соединен с вторым входом схемы сравнения второго канала, выход счетчика второго каналасоединен с вторым входом схемы сравнения третьего канала, выход счетчика третьего канала соединен с вторым входом схемы сравнения первогоканала, о т л и ч а ю щ е е с я тем,что, с целью расширения области при.менения устройства за счет перераспределения заданий в устройстве,введены блок элементов ИЛИ, первыйи второй элементы ИЛИ, элемент ИЛИ-НЕкоммутатор, триггер, элемент задержки,а.в каждый канал устройства блок регистров, второй блок элементов И, совторого по четвертый элементы И, элемент И-НЕ, второй элемент ИЛИ, причем в каждом канале вход наличия свободных процессоров канала устройствасоединен с первым входом второго элемента И своего канала, выход которогосоединен с первым входом второго элемента ИЛИ и первым входом второгоблока элементов И, выход второго элемента ИЛИ соединен с входом записиблока регистров, информационный входустройства соединен с первой группой входов блока элементов ИЛИ, выход которого соединен с вторым входом первых блоков элементов И всехканалов, в каждом канале выходы первого блока элементов И соединены синформационным входом блока регистров,информационный выход которого соединен с первым входом второго блокаэлементов И своего канала и с соотйетствующим информационным входом оммутатора, группа выходов которого соединена с второй группой входов блока элементов ИЛИ, выход третьего5 элемента И каждого канала соединен с соответствующим входом первого элемента ф 1 И, выход которого соединен с первым стробирующим входом коммутатора, в каж О ом канале сигнальный выход блока регистров соединен с первым входом элемента И-НЕ своего канала, выход которого соединен с соответствующим вход 1 ом элементов И-НЕ других каналов, с соответствующим управляющим входом коммутатора и с инверсным входом Четвертого элемента И своего канала, выход которого соединен с вторым входом второго элемента ИЛИ своего кана - 20 а и с вторым вычитающим входом счетчика своего канала, выходы коммутато 1 а соединены с входами второго элемена ИЛИ, выход которого соединен с первыми входами четвертых элементов И всех каналов, информационный входустройства соединен с входом элемента ИЛИ-НЕ выход которого соединен с вторым стробирующим входом коммутатора, первый синхровход устройства соединен с входами сдвига блоков регистров всех каналов и череэ элемент эадержки с установочным входом триггера, инверсный выход которого соединен с третьим стробирующим входом коммутатора, второй синхровход устройства соединен с нулевым входом триггера и с вторыми входами вторых элементов И всех каналов, первый синхровход устройства соединен с вторыми входами четвертых элементов И всех каналов, выходы с первого по Р -й группы выходов счет"Лчика М-го канала (М=1,3),С 2 ф - число эадач одновременно решаемых ЭВМ М-го:канала, соединены с входами третьего элемента И М-го канала,Редактор Ю,Середа ТехредЛ.Сердюкова Корректор Т. Производственно-издательский комбинат "Патент", г, Ужгород, ул. Гагари абаз 1785 тираж 575НИИПИ Государственного комитета113035, Москва,Подписноео изобретениям и открытиям при ГКНТ СЧСР35, Раушская наб д. 4/5