Лозбенев

Номер патента: 1749895

Опубликовано: 23.07.1992

Авторы: Лозбенев, Пархоменко, Шилов

МПК: G06F 7/08

Метки: выделения, чисел, экстремальных

...(-1) (гп+1)-а и (+) - 2 а)+ (-1)-м тактовым импул ьсом.Блок 11 сравнения в зависимости от сигналов блока 10 управления либо выбирает экстремальное из чисел а, Ь, с, поступающих по входам 17, либо передает на свой выход число с, поступающее по входу 17.3. Блок 10 управления осуществляет управление режимом работы блока 11 сравнения в зависимости от п 1, номера ячейки анализа и номера такта. Блоки 15 и 16 задержки задерживают поступающие числа соответственно на один и (п 1-2) тактов,Например, работа устройства для а = 3 приведена на фиг, 4, где указаны числа, поступающие на соответствующие входы 17,1 - 17,3 ячеек 1.1 - 1,7 анализа на каждом такте работы устройства, Отмечены такты, на которых блоками 10 управления соответствующих ячеек 1.1...

Номер патента: 1714617

Опубликовано: 23.02.1992

Авторы: Лозбенев, Шилов

МПК: G06F 17/16

Метки: выполнения, матричных, операций

...обрабатываемых матриц), каждый из которыхсодержит умножитель, три регистра, элемент задержки и блок из вэлементовзадержки, причем первый и второй информационные входы устройства подключенысоответственно к первому и второму информационным входам первого вычислительного модуля, первый и второй выходы (Зв)-говычислительного модуля являются соответственно первым и вторым выходами устройства, третий выход и третийинформационный вход которого подключены соответственно к третьему выходу первого вычислительного модуля и третьему информационному входу (Зв)-го вычислительного модуля, первый, второй выходы и третий информационный вход 1-го вычислительного модуля (1 = 1, Зв) подключены соответственно к первому, второму информационным входам и...

Номер патента: 1686449

Опубликовано: 23.10.1991

Авторы: Карпенко, Козелков, Лозбенев, Пархоменко

МПК: G06F 12/00

Метки: адресации

...на входе 24 через управляющий вход второго БК 21, во-первых, поступая на управляющий вход мультиплексора 26, делает возможным прохождение ФА с выхода шифратора ФА 11 на первый информационный выход БК 21 и, во-вторых, поступая на управляющий вход демультиплексора 27, направляет сигнал с его входа на его первый выход, (Сигнал ВУ /НУ/ на управляющем входе мультиплексора 26 означает соединение его выхода с его вторым (первым) входом, сигнал ВУ /НУ/ на управляющем входе демультиплексора 27 означает соединение его входа с его первым (вторым) выходом). Поскольку в режиме "Контроль 1" сигнал нэ входе 25 имеет НУ, то схема сравнения 28 второго БК 21 не работает, Таким образом, в режиме "Контроль 1" второй БК разрешает поступление на вход...

Номер патента: 1679490

Опубликовано: 23.09.1991

Авторы: Козелков, Лозбенев, Пархоменко

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...блоков памяти), сумматор 2, дешифратор 3, шифратор 4, элементы И 5, адресный вход 6 и адресный выход 7.Устройство работает следующим образом.Логический адрес обращения к функционально законченному блоку(каналу ввода- вывода, процессору, блоку памяти) в начальный момент времени с выхода 6 через сумматор 2 поступает на дешифратор 3. Адресу обращения на входе 6 в этот момент соответствуют сигналы высокого уровня на выходах дешифратора 3 с 1-го по 1-й (1=1п), После этого по цепи обратной связи выходы дешифратора 3 - элементы И 5 - входы сумматора 2 - выход сумматора 2 - вход дешифратора 3 происходит асинхронное преобразование логического адреса обращения в физический адрес полных (неотключенных, незанятых) функциональных блоков....

Номер патента: 1675892

Опубликовано: 07.09.1991

Авторы: Козелков, Лозбенев, Пархоменко, Черняев

МПК: G06F 12/00

Метки: адресации

...101 Изобретение относится к автоматике и вычислительной технике и может быть использовано для адресации с преобразованием логического адреса обращения в физический адрес в резервированных ЗВМ,Целью изобрвцФниающряется занижение а и па ратурных щитНа чертеже представлена фнсциональф, " фная схема предлагаемого устройства,Устройство содержит и переключателей 1 флагов годности, сумматор 2, дешифратор 3 и и элементов И 4.Устройство работает следующим обра. зом.Логический адрес обращения к функциональному .блоку (например, процессору) поступает на вход дешифратора 3 (с нарастающим итогом), который преобразует двоичный позиционный код в двоичный единичный непозиционный код (например, код 101 преобразуется в 11111), Адресу обращения 1...

Номер патента: 1662779

Опубликовано: 15.07.1991

Авторы: Горшков, Лозбенев, Новиков

МПК: B23H 7/26

Метки: станка, узел, шпиндельный, электроэрозионной

...другим. Таким образом, 0 полюсы генератора разделены изоляторами Я в виде втулок.Каждая втулка содержит первое изоляционное кольцо 4, металлическое кольцо 5 и ) второе изоляционное кольцо 6, внутри которой имеется катушка 7 индуктивности, Выводы катушки 7 подключены к металлическому кольцу 5 и подшипнику 3 в случае размещения кольца 6 между кольцом 5 и подшипником 3 или к металлическому кольцу 5 и корпусу 2 в случае расположения кольца 6 между кольцом 5 и корпусом 2.В соответствии са схемой(фиг, 2) металлическое кольцо 5 и корпус 2 образуют конденсатор С 1, металлическое кольцо 5 иподшипник 3 - конденсатор С 2, а катушка, встроенная в изолирующее кольцо 6, - индуктивность ,В совокупности эти элементы образуют электрический фильтр. Такой...

Номер патента: 1649552

Опубликовано: 15.05.1991

Авторы: Козелков, Лозбенев, Пархоменко, Черняев

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...А,Огар Техред И.Моргентал,Корректор Н,Ревскал Заказ 1523 Тираж ч 06, ПодписноеВНИИПИ Государственного комитета по изобретениям и открытчям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 Изобретение относится к автоматике и вычислительной технике, можетбыть использовано для адресации блоков в системе памяти и является усовершенствованием изобретения по аят,св.1394217,Цель изобретения - расширениефункциональных возможностей устрой"ства.На чертеже приведена Функциональная схема устройства.Устройство содержит группу переключателей 1, первую группу элементовИ 2, группу и регистров 3 условныхадресов, группу и схем 4 сравнения,счетчик 5, регистр 6 сдвига,...

Номер патента: 1649126

Опубликовано: 15.05.1991

Авторы: Горбунов, Лозбенев, Ушаков, Шилов

МПК: G06F 15/347

Метки: матриц, умножения

...длязобретенияействия пппаратурнто в квадельных момножаемыхастичныхечение каж в в вгдеа-, свх и в - значенром иственнвходахмодуллений;а ых и сьых - значения на первом и втором соответственно выходах вычислительного модуля на -м такте вычислении.Последовательность подачи элементов перемножаемых матриц и считывания матрицы-результата показана на фиг. 1. На информационные входы 3 второй группы подаются нулевые значения, на информационные входы первой и третьей групп - элементы матриц А и В.Особенностью функционирования устройства является суммирование частных произведений а в без сдвига накапливаемых сумм с,"; на очередном такте.формула изобретения Устроиство для умножения матриц, соержащее р вычислительных модулей, ор1649126 вхЧЙвых...

Номер патента: 1633420

Опубликовано: 07.03.1991

Авторы: Адерихин, Еременко, Козелков, Лозбенев, Пархоменко

МПК: G06F 15/20

Метки: заявок, моделирования, обслуживания, процесса

...импульс, имитирующий заявку, поступает на второй в.ход открытого элемента И 13, а с его выхода - на нулевой вход триггера 12, переводя его в нулевое состояние, закрывая тем са. мым вход элемента И 13, и также поступает иа вход запуска генератора 14, имитируя начало обслуживания заявки. Через случайный интервал времени, соответствующий продолжительности обслужинания заявки, вырабатывается импульс, который поступает на единичный вход триггера 2, перебрасывая его в исходное состояние, открывая тем самым элемент И 3.С выхода генератора 14 МОП 11 импульс имитирует обслуженную заянку и поступает на соответствующий вход блока 9 счетчиков и элемента ИЛИ 5, а с выхода элемента ИЛИ 5 - на вычитающий вход счетчика 1, в котором записанное ранее...

Номер патента: 1615734

Опубликовано: 23.12.1990

Авторы: Адерихин, Козелков, Лозбенев, Пархоменко

МПК: G06N 7/08

Метки: заявок, моделирования, обслуживания, процесса

...работает следующим образом,Заявки поступают на суммирующийвход счетчика 1, разрядные входы которого соединены с соответствующимивходами первого депппВратора 2, числокоторых и, а число выходов - И = 2, игкоторые подключены к соответствуюшимвходам элемента ИЛИ 8, чем имитируется процесс организации очереди заявокдлиной МТаким образом, при поступлении импульса на суммирующий вход счетчика1, имитирующего поступление заявки наобслуживание, ка первом выходе счетчика 1 появляется потенциал, которыйчерез первый вход - первый выход дешифратора 2 поступает на второй входэлемента ИЛИ 9, а с его выхода черезэлемент задержки 7 - на. прямой входэлемента И 4, инверснык вход которогосоединен с прямым выходом триггера 3,на котором в исходном состоянии...

Номер патента: 1594547

Опубликовано: 23.09.1990

Авторы: Козелков, Лозбенев, Пархоменко, Черняев

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...группу выходов 6 устройства, элемент ИЛИ-НЕ 7 и группу Р"триггеров 8;20Устройство работает следующим образом.На сеансе распределения памяти в соответствии с сигналами переключателей 1 сигнал высокого уровня на 25 выходе переключателей 1-4 соответствует состоянию "Блок включен" (исправен), сигнал низкого уровня - "Блок выключен" (неисправен).После сеанса распределения памяти устройство готово к работе в режиме внешних обращений. При этом 3-му адресу обращения (3 =1,2,..,п) всег да соответетвует 1-й блек памяти из числа неотключенных и незанятых блоков памяти.В режиме внешних обращений работа предлагаемого устройства не отличается от работы известного за исключением того, что при любом адресе обращения и соответственно нри сеансе с...

Номер патента: 1580376

Опубликовано: 23.07.1990

Авторы: Козелков, Лозбенев, Морской, Пархоменко

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...сумма где А = 000,на выходе второго сумматора сумма и так далее, причем ца выходе последнего сумматора сумма 45 По окончании процесса суммировация на первом и третьем входах блоков 3 сравнения находятся коды: на первомблоке 3 000 и Л, = " , ца втором блоке 3 Р и 5 , на и-м блоке 3 Яи 2Следовательно, 1.-й сумматор складывает начальный адрес с общей емкостью55 1-го блока, чтобы получить цачальныи адрес следующего блока,При обращении к блокам памяти ца вход 5 устройства поступает текущий адрес, а блоки 3 сравнения определя -ют, находится ли текущий адрес в заданных (сумматором) диапазонах или нетЕсли входной адрес А удовлетворяет требованию то возбуждается первый блок памяти,Если входной адрес удовлетворяет требованиюто...

Номер патента: 1580375

Опубликовано: 23.07.1990

Авторы: Козелков, Лозбенев, Морской, Пархоменко

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...системы 4 памяти, по второму адресу - второго блока и т,д,Го окончании контроля последнегоблока памяти блок 3 памяти хранит последовательность кодов адресов годных блоков системы 4 памяти, т,е.пох-му адресу в блоке 3 памяти хранится -й код (адрес),)-го годного блока системы 4 памяти,В режиме обращения к годным бло"кам системы 4 памяти с входа 11 режи-ма работы устройства сигнал "Контроль"убирается и счетчики 1 и 2 устанавливаются в "третье состояние",На адресный вход 10 устройства поступает текущий адрес обращения, Навход 7 устройства поступает синхросе"рия сигналов считывания (считывание +синхроимпульс). По -му логическомуадресу из блока 3 считывается 1-й физический адрес годного блока системыпамяти, который с адресного выхода...

Номер патента: 1580373

Опубликовано: 23.07.1990

Авторы: Козелков, Лозбенев, Пархоменко, Черняев, Шашкин

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...с первогоинформационного входа блока 5 1-йгруппы на первый информационный входблока 5 (1+1)-й группы.Если же в цепи адресации отсутствуют неисправности, то происходитпередача кодов с второго информационного входа блока 5 1-й группы на первый информационный вход блока 5Ц+1)-й группы,После проверки адресации блоковпамяти внутри группы и установкина входе 7 контроля устройства сигнала низкого уровня устройство начинает работу в режиме присвоения годнымблокам памяти непрерывных адресов,При этом функциональный контрольпроводится только для тех блоковпамяти, которые находятся в неотключенных группах Формирователей 1 адреса, При этом соответствующий проверяемому блоку памяти переключатель12 устанавливается в единичное состояние, если блок...

Номер патента: 1575189

Опубликовано: 30.06.1990

Авторы: Козелков, Лозбенев, Пархоменко, Черняев

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...должен бытьНУ. Сигнал ВУ на выходе 23 являетсяпризнаком неисправности в матрице элементов коммутации и должен восприниматься процессором, иак запрет на ис-,пользование блоков из данной подеистемы.55 формула изобретения Устройство для адресации блоков памяти, содержащее, группу переключа телей, регистр адреса, дешифратор адреса, первую группу элементов ИЛИ, две группы элементов коммутации, образукнцие треугольную матрицу размерности пхп, причем информационный вход регистра адреса является адресным входом устройства, выход регистра адреса соединен с входом дешифратора ад" реса, выходы элементов ИЛИ первой груп. пы являются выходами устройства, элементы коммутации первой группы рас" положены по главной диагонали матрицы, а элементы...

Номер патента: 1573458

Опубликовано: 23.06.1990

Авторы: Козелков, Лозбенев, Пархоменко, Черняев

МПК: G06F 12/00

Метки: адресации

...в матрице блоков 8(9) в соответствии с сигналами переключателей:" .1-3. Сигнал высокого уровня (ВУ) на выходе переключателей 1-3 соответствует состоянию Блок включен /исправен, сигнал низкого уровня (НУ) - состоянию "Блок выключен/неисправен".После завершения переходных процессов в матрице блоков 8(9) коммутации устройство готово к работе в режиме взаимопреобразования логического и физического адресов. При этом логический адрес "1" всегда свяэыва 11 ф 11 ется с таким физическим адресом который соответствует 1 -му Функционал ьному блоку и з числа н ео тключ е нных /испр ав ных блоков и наоборот ( т . е . соответствие между полями логических и физических адресов для данного р аспр еделе ния фл аг ов годности , заданного...

Номер патента: 1571595

Опубликовано: 15.06.1990

Авторы: Козелков, Лозбенев, Пархоменко, Черняев

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...В случае программной или аппаратной выработки внешнего по отношению к данному устройству сигнала о переходе объекта управления в аварийный режим, требующий оперативного вывода объекта из него, такой сигнал поступает. на вход 19 "Блокировка" и устанавливает на выходе триггера 17 блокировки сигнал высокого уровня. Этот сигнал высокого уровня (ВУ) с выхода триггера 17 блокирует возможные изменения в состояниях переключателей группы 1-4, тем самым устраняя потери времени, которые пришлось бы затратить на обработку прерывания, т.е. на установление нового соответствия между логическими и физическими адресами вследствие произошедшей перекоммутации элементов 10-11.Таким образом, в режиме блокировки устройство игнорирует любые изменения в...

Номер патента: 1552191

Опубликовано: 23.03.1990

Авторы: Купровский, Лозбенев, Пархоменко

МПК: G06F 12/00

Метки: адресации, памяти

...может быть использовано для адресации блоков памяти в модульном исполнении и является усовершенствованием устройства по авт.св. У 1298755.Целью изобретения является повышение надежности устройства и модульное расширение емкости памяти.На чертеже приведена функциональная схема устройства для адресации памяти.Устройство содержит группу переключателей 1, группу сумматоров 2, 15 группу элементов 3 сравнения, блоки 4 памяти, коммутаторы 5, схемы,6 сравнения, вход 7 базового адреса, адресный вход 8, шину 9.устройство работает следующим образом в двух режимах; присвоения адресов годным блокам 4 памяти и обращения к системе памяти.В первом режиме устройство работает аналогично основному устройству. 25 нВ режиме обращения к системе памяти на...

Номер патента: 1501037

Опубликовано: 15.08.1989

Авторы: Козелков, Купровский, Лозбенев, Пархоменко, Черняев

МПК: G06F 7/02

Метки: сравнения, чисел

...в случае равенствачисел (А = В) количество сигналоввысокого уровня, запрещающих прохождение сигналов с первого и второгодешифраторов, а значит элементы И 5и И 6, на выходах которых должен появиться сигнал высокого уровня, зак"рыты. Тогда на выходах обоих элементов ИЛИ 7 и 8 сохраняются сигналы низкого уровня, а на выходе 12 равенства чисел устройства - сигнал высокого уровня.В случае, если первое число больше второго (А ) В), соответственно1, количество сигналов высокого уровня первого дешифратора будет больше, а значит, начиная с (1+1)-го элемента И 5, элементы И 5 открыты, так как на их инверсных входах находятся сигналы низкого уровня с (3 + 1), ( + 2), , 2 -выходов второго дешифратора 4.На первых входах с (3 + 1)-го по -й открытых...

Номер патента: 1481760

Опубликовано: 23.05.1989

Авторы: Лозбенев, Пархоменко, Черняев

МПК: G06F 12/00, G06F 9/36

Метки: адресации, памяти

...третьем - 096 (РЕТ).Элемент И 6 необходим для того, чтобы отличить коды команд перехода от данных, которые могут иметь тот же код (команды сопровождаются сигналом М 1). Положительный импульс на выходе элемента И 6 по заднему фронту устанавливает триггер 8 в единичное состояние, положительный перепад через время, обусловленное элементом 7 задержки, появляется на первом входе элемента И 5, Время задержки элемента 7 подобрано так, что не происходит совпадения положительных уровней на выходе элемента 7 задержки и сигнала М 1 команды, во время которой произошло переключение (в нашем случае команды СА 11.). Далее микропроцессор выполняет действия, предписанные командой СА 1.1При приходе любой следующей команды сигнал первого машинного цикла...

Номер патента: 1394217

Опубликовано: 07.05.1988

Авторы: Купровский, Лозбенев, Пархоменко

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...закрытым и на втором входе входного элемента И 11 находится сигнал низкого .уров"ня, который запрещает переключениесчетчика 5 по второму синхроимпульсу,После прихода второго синхроимпульса логическая сдвигается спервого выхода регистра 6 сдвига нанвторой, а переключение счетчика непроисходит. Аналогично происходит присвоениепоследовательно-непрерывных адресовостальным неотключенным блокам памяти, 13942 7Таким образом, счетчик 5, хранящий адрес последнего годного блока,увеличивает свое состояние на единицу только после установления фактагодности очередного проверяемого бло"ка (т.е. после установки в единичноесостояние переключателя 1 проверяемого флока) .Одновременно с этим в регистре 6 10условных адресов записываются адре"са,...

Номер патента: 1388877

Опубликовано: 15.04.1988

Авторы: Купровский, Лозбенев, Пархоменко

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...аналогично описанному. Процесс переключения элементов коммутации протекает асинхронно, причем коммутация через включившиеся элементы коммутации выходов дешифратора 6 и выходов элементов 7-9 ИЛИ, подключенных к адресным схемам блоков памяти, происходит сверху вниз и слева направо.Таким образом, если на выходе какого-либо переключателя установлен НУ, то в этой строке матрицы на первых выходах всех элементов коммутации устанавливаются сигналы НУ и, следовательно, сигнал,НУ на выходе соответствующего элемента ИЛИ, что делает невозможным возбуждение отключенного блока памяти при любом адресе обращения. Если на выходе какого-либо переключателя установлен сигнал ВУ, то это вызывает включение в этой строке того элемента коммутации, который...

Номер патента: 1388876

Опубликовано: 15.04.1988

Авторы: Купровский, Лозбенев, Пархоменко

МПК: G06F 12/00

Метки: адресации, памяти

...подается сигнал контроляблоков 4 памяти, который поступаетна первый вход элемента ИЛИ 5 и проходит на первые вхоцы сумматоров 2,На вторые входы первого сумматора 2подается начальный адрес, Таким образом, всем блокам 4 памяти присваиваются последовательные адреса, а навыходах последнего сумматора 2 устанавливается код, соответствующий об -щему коликзству блоков 4 памяти. Далее устройство работает в режиме определения работоспособности блоков 4памяти всей системы, При обращении кпамяти элементы 3 сравнения осуществляют сравнение адресов, поступающихс выходов сумматоров 2 и с адресныхшин,В случае совпадения адреса на выходах К-го сумматора, где К = 1М(М - количество блоков 4 памяти вгруппе), с поступившим по адреснымшинам, на К-м элементе...

Номер патента: 1388875

Опубликовано: 15.04.1988

Авторы: Ковалев, Купровский, Лозбенев, Пархоменко, Халявко

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...адресного поля по гоцным блокам 13 памяти модулей 12 памяти аналогично устройству-прототипу.Математические адреса годности годных блоков 13 памяти, поступающие на вход п текущего адреса устройства, вызывают срабатывание соответствующих элементов 3 сравнения. Сигнал с выхода сработавшего -го (1 = 1тп) элемента 3 сравнения вызывает появление сигнала выборки модуля на выходе 10 устройства и оцновременно открывает 1-ю группу элементов И 5, на вторые входы которых постоянно подается физический адрес 1-го блока 13 памяти.С выходов элементов И 5 1-й группы физический адрес годного блока 13 памяти поступает на выход 9 устройства и далее в модуль 12 памяти.Обращение к негодному блоку 13 памяти (например, 1-му) в предлага емом устройстве...

Номер патента: 1383333

Опубликовано: 23.03.1988

Авторы: Купровский, Лозбенев, Пархоменко

МПК: G06F 7/02

Метки: сравнения, чисел

...элемента И 5, расположенного в 1-м столбце 1-й строки матрицы. Это вызывает установку на его выходе сигнала логической 1, который в зависимости от расположения включившегося элемента И 5, поступает на вход одного из трех элементов ИЛИ 6 - 8, а через него на один из выходов 9 в 11 устройства. Элементы И 5, соответствующие одинаковым числам А и В, образуют диагональ, делящую матрицу элементов И 5 на две половины (полуматрицы) . Если включившийся элемент И 5 расположен в верхней полуматрице, то сигнал логической 1 устанавливается на выходе 9 превышения первого числа устройств а.Если включившийся элемент И 5 расположен в нижней полуматрице, то сигнал логической 1 устанавливается на выходе 10 превышения второго числа устройства. Если...

Номер патента: 1355977

Опубликовано: 30.11.1987

Авторы: Ковалев, Купровский, Лозбенев, Пархоменко

МПК: G06F 12/00

Метки: адресации, памяти

...ее с я тем, что, с целью расширения области применения. устройства за счет возможности реконфигурации памяти, в него введены группа дешифраторов и группа блоков коммутаторов, причем первые входы дешифраторов группы соединены с входами блокировки младших разрядов соответствующих элементов сравнения группы и с входом сигнала 11355977Изобретение относится к вычислительной технике, может быть применено для адресации блоков памяти в ЦВМи является усовершенствованием устройства по авт.св.1298755.Целью изобретения является расширение области применения за счет управления организацией памяти.На чертеже представлена структурная схема устройства.Устройство содержит группу 1 переключателей, группу 2 сумматоров,группу 3 элементов сравнения, группу4...

Номер патента: 1298755

Опубликовано: 23.03.1987

Авторы: Кильметов, Ковалев, Купровский, Лозбенев, Халявко

МПК: G06F 12/00

Метки: адресации, памяти

...первые входы элементов 3 сравнения поступает сигнал запрета.На первые входы сумматоров 2 поступают логические сигналы от соответствующих переключателей 1. На вторые входы первого сумматора 2 подается базовый адрес, с которого начинается 35 присвоение условных адресов блоков 4 памяти системы. Если первый блок 4 не отключен, то базовый адрес складывается с логической "1", поступающей от первого переключателя 1, и увели чиваекся на единицу. Затем этот адрес поступает на вторые входы второго сумматора и, если второй блок памяти не отключен, то во втором сумматоре также происходит сложение это го адреса с логической "1" второго переключателя 1. Если второй блок 4 отключен, то сложение адреса с логическим "О" не изменяет его и он поступает на...

Номер патента: 1273862

Опубликовано: 30.11.1986

Авторы: Горшков, Кузнецов, Лозбенев, Фомин, Черный, Шевченко

МПК: G02B 26/00

Метки: луча, модулятор, пьезоэлектрический, светового

...ными к выводу источника 14 управляющего напряжения, другой вывод кото"рого соединен с корпусом 1. Направление поляризации пьезокерамических преобразователей показано стрелками Р,Пьезоэлектрический модулятор работает следующим образом.При подаче управляющего напряжения от источника 14 на пьезопреобразователи 5 и 6 они изгибаются с максимумом в центре, Направление прогиба зависит от полярности приложенного напряжения. При этом происходитперемещение вдоль оси модулятораштока 12 с основанием 7 и оптическимэлементом 8. При выключении напряжения система под действием упругих73862 Формула и з обретения Пьезоэлектрический модулятор светового луча, содержащий корпус, закрепленный в нем пружинный элемент, с которым связаны кольцевые...

Номер патента: 1250848

Опубликовано: 15.08.1986

Авторы: Бурлак, Горшков, Жданов, Лозбенев, Луценко, Соломатин, Фомин, Шилин

МПК: G01B 11/26

Метки: гранями, образуемых, призмы, тремя, углов

...- другой гранью, а третья - с помощью вспомогательных зеркал 6 и 7 непосредственно от грани, базируемой относительно установочной плоскости Каждая 5 из этих частей формирует. автоколлимационное изображение диафрагмы 13 в плоскости анализатора 21. Первое изображение создается потоком излучения, отразившимся последовательно от первой грани призмы 1, зеркала 4, и вновь от той же грани. Второе изображение создается отражением от второй грани призмы 1 аналогично первому, только с помощью зеркала 5, а третье - потоком Излучения, отразившимся от вспомогательных зеркал 6 и 7, грани призмы, базированной относительно установочной плоскости, и снова ат вспомогательных зеркал. Каждый из потоков делится пополам вторым полупрозрачным покрытием...

Номер патента: 1239515

Опубликовано: 23.06.1986

Авторы: Горшков, Иванов, Кряхнутов, Лозбенев, Пуряев, Фомин

МПК: G01B 9/02

Метки: интерферометр, оптических, плоских, поверхностей, формы

...автономногорегулирования давления в ней. Узел 5крепления системы формирования сферического волнового фронта выполнен в виде пласкопараллельной пластины с отверстием в центре, расположенной под пластиной 7 параллельной ей,Интерферометр работает следующимобразом.Осветительная система 3 формируетпараллельный пучок лучей и направляет его в систему 4 формирования сферического волнового фронта. Система 4 формирует из параллельного пучка лучей сферический волновой фронт,15 25 30 35 40 45 центр которого совпадает с фокусомсферического зеркала 6. Последнеепреобразует поступающий на него сферический вопновой фронт в плоскийволновой фронт, распространяющийсяв направлении нормалей к свободнойповерхности слоя 8 прозрачной вязкойжидкости....