Устройство для извлечения квадратного корня

. 7 ". ВАД слильых и л явний тем реп- ор СУДАРСТВЕННЫИ КОМИТЕТ СССР ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ ОПИСАНИЕ ИЗОБР Н АВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССРР 1103226, кл. С 06 Р 7/552, 1983.Авторское свидетельство СССРФ 1168921, кл. С 06 Р 1/02, 1984. ЮСНИЯу(54) УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ КРАТНОГО КОРНЯ(57) Изобретение относится к вычительной технике и может быть испозовано при построении универсальнспециализированных цифровых вычистельных машин. Целью изобретенияляется повышение точности вычислеустройства. Эта цель достигаетсячто в устройство, содержащее двагистра 1, 2 два коммутатора 3, 4умножения 6, два ПЗУ 8, 9 и блокравления 7, введен третий коммута5 2 илИзобретение относится к вычислительной технике и предназначено для Использования в цифровых вычислительных машинах различного назначения.Цель изобретения - повышение точности вычислений.На фиг,1 представлена функциональая схема устройства; на Фиг.2 - схема блока микропрограммного управления .Устройство содержит регистры 1 икоммутаторы 3-5, блок 6 умножения,лок 7 микропрограммного управления,локи 8 и 9 постоянной памяти (ПЗУ),ходы 10-12 и выходы 13 и 14 устройства.Блок 7 (фиг.2) состоит из триггера 15, единичный вход которого соединен с входом устройства 11, а единич ный выход - с входом элемента И 16. На второй вход элемента И 16 с входа 17 поступает непрерывная тактовая серия, Выход элемента И 16 соединен со счетным входом счетчика 18, выходы которого соединены с адресными входами блока постоянной памяти (ПЗУ) 19,Информационный вход 10 соединен с первой группой входов коммутатора 3, на вторую группу входов которого поступают сигналы с выходов блока 6 умножения. Коммутатор 3 управляется сигналом А 1, формируемым блоком 7. В зависимости от состояния управляющих входов коммутатор 3 пропускает на входы регистра 1 информацию или с ,входа 10, или с выходов блока 6. Блок ,7 запускается сигналом запуска С поступающим на вход 11. По завершении вычислений блок 7 формирует сигнал готовности данных С, поступающий- 40 на выход 13. ПЗУ 8 имеет элементную структуру. Первый элемент памяти хра 1 нит полноразрядные значения в , где45 Х - К старших разрядов регистра. Величина К равна числу адресных входов элементов ПЗУ (полагаем, что К=11), Адресные входы первого элемента памяти ПЗУ 8 соединены с К старшими разрядами регистра 1, Второй элемент ПЗУ 50 8 хранит полноразрядные значения 1/1,000( где величина 1,00 М, содержит за запятой Кноль, К разрядов регистра 1 с К-го по (2 К)-й. Адресные входы второго элемента сое динены с разрядами регистра 1 от К-го до (2 К)-го, Число элементов в ПЗУ 8 зависит от требуемой точности. Прииспользовании двух блоков погрешностьвычисления корня достигает величины2 . Если ввести третий элемент памя-Фэти, адресные входы которого соединитьс выходами регистра 1 с (2 К)-го по(3 К)-й разряды, и в третий элементзаписать обратные величины числа1, 00 0 С 1, содержащего 2 Кнулейза запятой и К-разрядное число С,то погрешность составит 2 и т.д.-4 э .Аналогично строится ПЗУ 9, с той лишьразницей, что в первом элементе памяти хранятся значения Х, а во второми тдВходы коммутатора 4 соединены свыходами элементов ПЗУ 8, регистра2 и входом 12 устройства, на которыйподается постоянное число 1,000.Коммутатор 4 в зависимости от состояния управляющих входов А 2 может послать на первые входы блока 6 информацию из первого или второго элементов памяти ПЗУ 8 или из регистра 2или число 1,000. Первая группавходов коммутатора 5 соединяется свыходом всех разрядов регистра 1 безкаких-либо сдвигов. Вторая группасоединяется с выходами регистра 1следующим образом. Старший (целый)разряд регистра и 2 Кпоследующих(при точности 2 4 э) подключаются квходам коммутатора 5 без сдвига, на(2 К)-й разряд коммутатора 5 подается "0", оставшиеся младшие разрядырегистра 1 подключаются к входам коммутатора 5 со сдвигом на один разрядв сторону младших разрядов. В зависимости от состояния управляющихвходов АЗ коммутатор 5 пропускаетна вторые входы блока 6 или величи/х;, ,дб. - .,в,жимое регистра 1, или содержимое регистра 1 с уменьшенной вдвое младшей Выходы регистр астью 14 яств оединены с выход Алгоритм вычис имеет следующий в 1 разрядов Х (пр х через Х,: Очев Х К - . Выполним 1им старш обозначимто Х ерацию делени Х/Х, = 1,000 Ы,т.е. частное содержит за запятой н менее 10 нулей. Преобразуем величи 1,000 йФо рм ул Устройст изобрет ля извлечения и 1/8 цб= 2 . В р с погре зультат остью имеем квадратгистра,2 жения, два блок микроы ь точность в преобразова 1,000 М1,000 ч 31 ие 1,000 ср= 1,00,141,000 Ы =1,000 о,1,00041,000 О(,где Ы, - 11 значащих разрядов с 11-гопо 21-й. Пусть допустимая погрешность 2 4. Выполним операцию деления 1,000 ОО= 1,000 Ч,Частное от деления содержит не менее20 нулей за запятой. В результатечисло Х преобразуется в произведение Х=Х;(1,000 Ю,) (1,000 Ц)и Гх=4 Г 1, Ч-га Так как ( 20 , по приближенной формуле можно отыскать/Х- ГХ , , (1 + - г Если необходимо повыситчислений, производится Устройство работает по описанному алгоритму.Перед началом работы устройства на вход 10 подается аргумент Х, на вход 11 - сигнал запуска С . Блок 7 запускается, формирует воздействие А 1, вход 10 соединяется с входом регистра 1. Под воздействием сигнала С 1 аргумент Х записывается в регистр 1. 4 Старшие разряды Х поступают на адресные входы первых элементов памяти ПЗУ 8 и 9. В ПЗУ 8 формируется величина в , в ПЗУ 9 Й.14Под воздействием сигналов А 2 коммутатор 4 пропускает на первые входы блока 6 число 1,000, на вторые входы коммутатор 5 пропускает величину 1/Х 1, которая проходит через5 блок 6, не меняясь, и по сигналу С 5 записывается в регистр 2. В следующем шаге через коммутатор 4 на блок 6 проходит величина 1/Х, через коммутатор 5 из регистра 1 - значение Х, В блоке 6 формируется произведение Х, 1/Х , которое проходит через коммутатор 3 и записывается в регистр 1 как величина 1,000 Ы. В ПЗУ 9 формируется величина которая в блоке 6 умножается на ГХ. п е; -Г 1,Олпе вается в регистр 2. В следующем шаге в блоке 6 формируется произведение 1,000 Ы - 1,000 Ю,1 которое записывается в регистр 1. Из регистра 2 через коммутатор 4 на блок б проходит значение ЗХ,з 1,ОООЮ из регистра 1 через коммутатор 51значение 1 + - ЧзВ блоке 6 формиру 2ется искомая функция, которая записывается в регистр 2. С выхода регистра 2 функция поступает на выход 14 устройства, и блок 7 формирует сигнал сопровождения Сг. ного корня, содержащее дв два коммутатора, блок умн блока постоянной памяти и программного управления, причем выходы первого коммутатора соединены свходами первого регистра, а выходыпервого блока постоянной памяти - спервой группой входов второго коммутатора, о т л и ч а ю щ е е с ятем, что, с целью повышения точности вычислений, в него введен третийкоммутатор, причем информационныйвход устройства соединен с первойгруппой входов первого коммутатора,вторая группа .входов которого соединена с выходом блока умножения и входом второго регистра, выход которогоявляется выходом устройства и подключен к второй группе входов второго коммутатора, вход которого соединен с входом задания "1" устройства,а выход его и выход третьего коммутатора подключены к входам первогои второго операндов блока умножения,адресные входы первого блока постоянной памяти соединены с входами Кстарших разрядов первого регистра,остальные разряды которого подключены к адресным входам второго блокапостоянной памяти, выходы которогоподключены к первой группе входовтретьего коммутатора, вторая и третьягруппы входов которого подключены ксоответствующим выходам первого регистра, управляющие входы коммутаторов, регистров, блока умножения сое1405055 ветственно. ставитель Б.Золотовскийхрец М.Дидык рректор Г,Решетни Подписно еннотенин 1303 к ау зводственно-полиграфическое предприятие, г, Ужго роектцая динены с соответствующими выходами, блока микропрограммного управления,управляющие вход и выход которого Редактор В.ПетрашЗаказ 3106/53ВНИИ Тираж 7041 И Государстделам изобрМосква, Жявляются входом запуска и выходомсигнала готовности устройства сооткомитета СССоткрытийая наб д,