Патенты с меткой «запятой»

Номер патента: 244710

Опубликовано: 01.01.1969

Авторы: Кривенков, Ленинградска, Можайского, Моногаров

МПК: H03M 7/02, H03M 7/12

Метки: двоичный, десятичного, запятой, код, кода, плавающей, преобразования, форме, числа

...числа, и комбинация импульсов поступает на дешифратор 4, который выберет, шину, соот ветствующую данному десятичному разрядучисла, соединенную через собирательные схемы 5 с единичными выходами тех разрядов сумматора 1, на которые должна поступить единица в двоичном коде. Это равно сильно выборке двоичного кода, соответствующего данному разряду десятичного кода числа, из долговременного запоминающего устройства и занесению его на сумматор.244710 Нанкина Составитель В. Игнатущенко Корректор Т. П. Лаврухи сдактор Ь. С каз 2 ВВ 4(8 1 НИИПИ пографии, пр. Сапунова,Импульс 04 является импульсом переноса и проходит на выходы тех схем совпадения 8, на входы которых поступают единичные сигналы с выходов запоминающих элементов 9.Если следующий...

Номер патента: 276520

Опубликовано: 01.01.1970

Авторы: Институт, Корниенко, Назаренко, Одинокий, Сапожников

МПК: G06F 7/52

Метки: деления, естественным, запятой, расположением, чисел

...делимое. При каждом сдвиге его в частном получается очередной верный разряд. Запятая в частном записывается по совпадению запятых в делимом и делителе, которое наступает в результате сдвигов.Блок управления 2 вырабатывает команду разрешения записи операндов, поступающую по шинам 7 в блок операционных регистров 1. Запись производится посредством кодовых шин операндов 1 б, В каждом разряде памяти или оперативных регистров для запятой отводится один бит.Блок управления 2 посредством шин 9 дает команду начала сдвигов делителя; Сигнал сдвигов поступает с выхода блоков сдвигов 3 на вход блока операционных регистров 1 по шине сдвигов 13. Одновременно блок управления 2 вырабатывает сигнал, разрешающий сравнение старших разрядов,...

Номер патента: 367419

Опубликовано: 01.01.1973

Авторы: Вител, Ков, Корнейчук, Ситников, Скорик, Тарасенко

МПК: G06F 7/38

Метки: вычислительной, запятой, клавишной, суммирующей, установки

...14. Выходы элементов И 12,и 13 подключены к входам схемы 15 сравнения фазоимпульсных кодов. Выходы Х, У и 2 этой схемы через схему ИЛИ 16, четвертый вход которого связан с выходом формирователя 4, соединены с нулевым входом триггера П. Кроме того, выход У схемы сравнения подключен к счетному входу фазоимпульсного многоустойчивого элемента 14 и связан с цепями сдвига первого сомножителя в КВМ, а выход Я соединен с вторым входом 5 10 15 20 25 30 35 40 45 50 55 60 65 194элемента ИЛИ 9 и с цепями сдвига второго числа в КВМ. Выходы У и Л схемы сравнения также подведены к входу установки коммутатора разрядов КВМ в первое положение.Устройство подготавливается к работе нажатием клавиши сброса С, в результате чего триггер б устанавливается в...

Номер патента: 443397

Опубликовано: 15.09.1974

Авторы: Виневская, Недостоева, Станишевский

МПК: G06J 1/02

Метки: запятой, интегрирующих, однородных, оцис, плавающей, приращений, структур, цифровых, экстраполятор

...работы данного экстраполятораприращенийгде:30 2(1 з) -2(1, 1) +А 1 + 7(3) где:1 - номер шага экстраполяции;Ггф;, - экстраполированное,на один шагвперед значение приращения;Чг 1;+и, 72 г;+и и 7 г;+, - разности приращений первого, второго и третьего порядков,На каждом шаге вычислений хранятся первая и вторая разности 7 г; и 7 гпричем хранятся лишь мантиссы 7 т; и 7 т;. На (1+1)-ом шаге вычисляются вторая и третья разности по формулам (2), (3), (4) и запоминаются мантиссы от 1.ц и т;+1 для следующего шага,На управляющих входах схемы сдвига существует потенциал сдвига мантисс ф+1 или Я 1;.ц, полученный в предыдущем шаге. В данном экстраполяторе передача и учет приращений порядков производится с запаздыванием на один шаг. В результате...

Номер патента: 485449

Опубликовано: 25.09.1975

Автор: Шахов

МПК: G06F 9/00

Метки: запятой, индикации, устройств

...в режиме вычитания.При использовании динамического прин- ципа индикации, на аноды цифровых инди,каторов Л -Л 1, блока индикации 10 подаются поочередно высоковольтные стробирующие импульсы Т -Т (Т на ЛТ 2 на Л и т. д., как указано на фиг, 1)синхронно со считыванием каждого из стробируюших имцульсов Т- Т происходитвычитание иэ информации, содержащейся врегистре запятой, логической единицыф 0001" (импульса " ф) и сдвиг реэуль 1тата на четыре разряда. Вследствие этогонулевое состояние регистра запятой будетсовпадать по времени с одним из стробируюших импульсов Т -Т, с номером,1 15точно соответствующим информации, записанной в регистре запятой,П р и м е р, В регистре запятой записано число "5" или в двоично-десятичномкоде "0101", При работе...

Номер патента: 510727

Опубликовано: 15.04.1976

Авторы: Виневская, Гиляровская, Недостоева, Станишевский

МПК: G06J 1/02

Метки: запятой, интегратор, интегрирующих, однородных, оцис, плавающей, структур, цифровой, цифровых

...образуются новые значения разностей порядковДв результате чего перестраиваются управ ляемые регистры 14 и 15, на выходе бл ков анализа состояний счетчиков 18 и 19 появляются потенциалы, соответствующие новым состояниям счетчиков, которые подготавливают элементы запрета 16 и 17.При прохождении мантисс приращений 7 Мр 91) через управляемые регистры 14 и 15 мантиссы задерживаются в них на величинуи - Ь д ( )) определяемую510727 ГТПР(1+1) равный +1, - 1 илн О. Этисигналы поступают на вход блока 12 управления сдвигами мантиссы функции, нц сумматор 6, на выход интегратора в качествевыходного приращения порядка функцияЧПР ( 1 ф 1 ) н на реверсивные счетчаки18 и 19,Блок 12 управления сдвнгами вырабатывает сигналы сдвига мантнссы подынтеграл1 а...

Номер патента: 512469

Опубликовано: 30.04.1976

Автор: Берг

МПК: G06F 7/52

Метки: двоичных, деления, запятой, фиксированной, чисел

...и. разрядов), олок 4 сдвига делителя, блок 5 формирования знака, счетчик 6, дешифраторы 7 и 8, генератор 9 импульсов, триггеры 10, 11 и 12, блок 13 управления, служащий для считывания обратного кода делителя и занесения единицы в сумматор частного, блок 14 разрешения сдвига, используемый для сдвига делимого и делителя в соответствующих сумматорах, элементы И 15 - 19, элементы 20, 21, 22 задержки, вход 23 запуска, входы 24 делимого, входы 25 делителя.Работает устройство следующим образом.Значения прямого кода делимого с входов 24 подается па параллельный сумматор 1, одновременно на старшие и младшие разряды сумматора, а значение прямого и обратного кода делителя - с входов 25 на сумматор 2 делителя.Импульс запуска устройства с входа 23...

Номер патента: 567172

Опубликовано: 30.07.1977

Авторы: Левитин, Стоенко

МПК: G06F 7/385

Метки: вычитания, запятой, плавающей, чисел

...мантиссы второго слагаемого из содержимого регистра 2 вычитается 1. После каждого вычитания производится сравнение порядков, содержи 5 10 15 20 25 30 35 40 45 50 55 60 65 мое регистра 1 суммируется с содержимым регистра 2. Сдвиг мантиссы вправо производится до тех пор, пока либо П не станет равным П либо мантисса не станет равной нулю.Рассмотрим сдвиг вправо мантиссы второго слагаемого. После нормализации мантиссы первого слагаемого при ПП 2 первый сдвиг вправо мантиссы второго слагаемого не производится, но порядок в регистре 2 корректируется на- 1. Пусть после этой коррекции П равен П 2. Тогда следующим шагом будет суммирование мантисс. Однако, та как сдвиг мантиссы второго слагаемого не производился, то в одноименных разрядах...

Номер патента: 568398

Опубликовано: 05.08.1977

Авторы: Анджело, Джиовани, Франко

МПК: G06F 5/02

Метки: запятой, мантиссы, переводе, плавающей, показателя, разделения, систему, системы, фиксированной, числа

...И 12 яОиодссищииеи ко входу регистра 2. Элементй Е 2 уиравияется выходом триггера 6, который устанавливается в "1", когда бит зааатой сжержится в ячейке 3 регистра сдвига 3,3ЖТуаптер. 5 установлен в 1", когдабинг эааитой содержится в ячейке 3 регистра сивилла 3,.Выход регистра 4 присоединен ко входу .регистра 1 через элемент И 8, управля 36емый сигналом, генерированным триггером5 и синхрониэирующимсигналом с выходагенератора 7.Устройство работает следующим образом. 35До запуска устройства число, подлежащее преобразованию, помещается,в регистре 1. В начале выполнения разделения порядка и мантиссы содержимое регистра 1передается в регистр сдвига 3 и переэаписывается в регистр 1 через элемент И 9.Все десятичные цифры...

Номер патента: 572780

Опубликовано: 15.09.1977

Авторы: Байков, Пикулин

МПК: G06F 5/02

Метки: выполнения, запятой, операции, плавающей, потенциирования

...аргумент Х в форме с плавающей запятой по шинам 13 и 14. В зависимости от содержимого триггера знака порядка аргумента 12 формнрустся порядок функции в регистре порядка результата 11.При положительном значении в триггере 12 порядок результата равен целой части аргумента Х. Для этого аргумент передается вначале из регистра 4, а затем содержимое старших разрядов аргумента из регистра 4 в регистр 11. В случае, если значение в тритгере 12 отрицательно, то целая часть аргумента равна нулю, регистр 2 остается в нулевом состоянии, а в счетчик 9 передается содержимое регистра 10.Затем в регистр 2 заносится число 0,5 по шине 15, а в регистр 1 из регистра 4 передается сдвинутое значение аргумента. На каждом шаге итерационного процесса производится...

Номер патента: 590774

Опубликовано: 30.01.1978

Авторы: Виневская, Недостоева, Станишевский

МПК: G06J 1/02

Метки: запятой, интегратор, плавающей, цифровой

...является повышение быстродействия.Поставленная цель достигается тем, что в известное устройство введены блок выравни вания начальных порядков и блок управления выравниванием начальных порядков,при. чем первый вход блока управления выравнивания начальных порядков соединен со вхо. дом переменной интегрирования интегратора, второй - с выходом блока образования приращения порядка подынтегральной функции, выход регистра порядка подынтегральной функции соединен с первым входом блока выравнивания начальных порядков, второй вход которого соединен с первым выходом блока управления выравниванием начальных порядков, третьими входами реверсивных счетчиков и пятым выходом интегратора, третий - с первым входом приращения подынтегральной функции...

Номер патента: 662949

Опубликовано: 15.05.1979

Авторы: Виткин, Рувинский

МПК: G06K 15/18

Метки: запятой, индикации

...5 б к синхВыходную шиО работает сл им ЭтогаемоеэлементторогоэлементРым выхпервыйдинен свход -Блокства п 15Устрсумматогер 4,ронизацУстробразом.Положение запятой в определенном разряде числа кодируется соответствующим кодом, находящимся в регистре 1. Наличие запятой в самом старшем разряде числа кодируется нулевым кодом прибавление единицы соответствует сдвигу ъпятой вправо, вычитание - сдвигу влево. В режиме индикации за время одного такта бло ка синхронизации 6 происходит прибавление ециницы с помощью сумматора 2 к содержимому регистра 1, в котором первоначально находился код, соот662949 Формула изобретения Составитель Р,Минская .Техредл. АлфероеЩ Ч 1Тираж 779ПЯИНПИ .Государственногопо делам изобретенийМосква ТРаушскаяоектна Филиал...

Номер патента: 717755

Опубликовано: 25.02.1980

Авторы: Ефимушкина, Степанян

МПК: G06F 5/02

Метки: двоичного, десятичный, запятой, кода, обратно, плавающей, преобразования, чисел

...случае, который описывается ниже,В общем случае, когда мантисса М, и поря.док Р, не равкы. нулю, дешифратор 13 запус 50кает генератор тактовых импульсов и начинает сдвиг мантиссы М, на один разряд вправо.Младшие разряды мантиссы М, проходят иавход блока 5 коррекции и через него - навход первого разряда регистра 2. При этомпроисходит делекие на два в десятичномрЬ55гистре, После в тактов сдвига и деленияпо.полам в десятичном регистре оказывается преобразованная мантисса М, а в двоичном ре. Как только в результате умножения про-. изойдет переполнение мантисс в регистре 2, дешифратор 14 прекращает удвоение и выпол няет нормализацию десятичной мантиссы: сдвиг вправо наодин десятичньш разряд и добавле. ние единицы к счетчику 10, Затем снова...

Номер патента: 750725

Опубликовано: 23.07.1980

Авторы: Морозевич, Ярмолик

МПК: H03K 13/17

Метки: аналого-цифровой, запятой, плавающей

...подключен ко второму входу сумматора напряжения 7, первыйвыход которого подключен к выходублока формирования напряжения смещения 8, а выход - ко второму входублока 3.Функционирование преобразователяпроисходит следующим образом. Исследуемый сигнал О поступает на входблока 2, который является входомустройства в целом. Блок формирования порядка 2 формирует необходимыйкод порядка, который фиксируетсяна регистре порядка 1. В соответствиисо значением кода порядка блок 8 формирования напряжения смещения О однозначно формирует величину 0 , равнуюполовине шага квантования (определяется кодом порядка), С аналоговоговыхода блока 2 на первый вход блокасравнения поступает сигнал Ох .где ц - основание системы счислениявыходного кода, р -...

Номер патента: 771691

Опубликовано: 15.10.1980

Автор: Тарануха

МПК: G06J 1/02

Метки: запятой, плавающей, приращений, экстраполятор

...которому поступает. приращение интеграла; управляющий вход 2 по которому поступает сигнал увеличения веса приращения интеграла в яде бинарного кода 0,1; блок 3 выделения значащей части числа; сдви+. гающие регистры 4 -4 й, в которых Формируются и хранятся весовые разности приращений первого порядка; группы 5 -5 и. вычитателей (разностей прира О щений) первого, второго, третьего и и-го порядков, сумматор 6.Экстраполятор работает следующим образом.На каждом шаге вычисления вторых, 15 третьих, и-разностей приращений в вычитателях 5-5 и соответственно пере- записываются в регистрах 4 -4 0 разности приращений первого порядКа сверху вниз. Это значит, что прира- Щ щение Ч 2 к(,1 перезаписывается из регистра 4 в регистр 4, приращение Ъ 2 кр.0-...

Номер патента: 828199

Опубликовано: 07.05.1981

Авторы: Головко, Тарануха

МПК: G06J 1/02

Метки: запятой, интегратор, параллельный, пла-вающей, цифровой

...весов и сигналу, поступающему из регистра 3, выделяется соответствующим элементом И 12 приращение подынтегральной функции, вес которого больше кванта и суммируется в сумматоре 1 с К старшими разрядами подынтегральной функции, Л при отрицательном знаке разности весов выделяется соответствующим элементом И 11, приращение, вес которого меньше кванта и суммируется с К младшими разрядами функции, При этом старшие К разрядов подынтегральной функции одновременно поступают на входы умножителя 8, где умножаются на приращение переменной интегрирования и результат параллельным кодом суммируется в сумматоре 4 с К разрядами остатка, И если в результате суммирования возникает переполнение разрядной сетки сумматора 4, то из него выдается приращение...

Номер патента: 860063

Опубликовано: 30.08.1981

Авторы: Виневская, Головко, Каляев, Кривошапко, Станишевский, Сулин, Тарануха

МПК: G06F 7/49

Метки: деления, запятой, плавающей

...коде настраивается сумматор 7 на вычитание (суммирование) единичного разряда порядка делимого в избыточном коде изполнораэрядного кода порядка делителя в позиционном коде. С приходомкаждого последующего, начиная снулевого, разряда порядка делимогов избыточном коде промежуточная разность порядков поступает с выходарегистра 22 на вход сумматора б сосдвигом на один разряд в сторонустарших разрядов. Тем самым обеспечивается согласование весовых разрядовделимого в избыточном коде и промежуточная разность порядков. Из сумматора 7 информация подается через сумматор б в преобразователь 4 кода, гдеона преобразуется в знакораэрядныйкод. При этом +1 выдается через элемент 24 на выход 26 тогда, когда промежуточная разность порядков 5 Ъ +3,а -1...

Номер патента: 938284

Опубликовано: 23.06.1982

Авторы: Карцев, Лещинский, Лушпин, Миллер, Пахунов

МПК: G06F 15/00

Метки: запятой, плавающей, побитовой, представленных, форме, чисел

...соединены с первым и вторым информационными входами четвертого коммутатора соответственно, выход которого соединен с входом седьмого регистра сдвига, выход которого соединен с вторым информацион ным входом второго арифметико-логического блока.Первый арифметико-логический блок содержит элемент И, сумматор, два триггера, элемент НЕ и коммутатор, выход которого соединен с выходом блока,.первый информационный вход коммутатора соединен с входом элемент та НЕ и инбормааионным выходом сумматора, выход переноса которого соединен с входом переноса сумматора, первый информационный вход которого соединен с первым информационным входом блока, второй информационный и управляющий входы блока соединены с первым и вторым входами элемента И...

Номер патента: 959070

Опубликовано: 15.09.1982

Авторы: Жабин, Корнейчук, Селезнев, Тарасенко

МПК: G06F 7/50

Метки: вычитания, запятой, плавающей, сложения, чисел

...на выходе 45 этого блока.Регистр 16 управления представляет собой в -разрядный сдвигающий регистр, при этом любое число Л с плавающей запятой имеет вид 50В=2 Е .41 1=1 55где Р - величина порядка;о 1 - разрядность мантиссы,а; - циФры мантиссы.В предлагаемом устройстве для представления порядков операндов используется двоичная система счисления с цифрами "1" и "0".,Цля представленая мантисс операндов, которые поступают на входы устройства последовательно, старшими разрядами вперед, используется избы точная двоичная система с цифрамиПОИ 1 иРЦифры избыточной двоичной системы можно представить сочетаниями цифр 1 и 0 двоичной системы в соответствии с табл. 1.Таблица 1а 1Код цифры1000 или 1101Сумматор 11 предназначен для суммирования...

Номер патента: 978340

Опубликовано: 30.11.1982

Автор: Горбков

МПК: H03K 13/17

Метки: запятой, код, плавающей

...следующим образомСчетчик 5 мантиссы и счетчик 13 порядка устанавливаются в начальное положение импульсом установки "О", Триггер 55старшего разряда в счетчике мантиссы3:исключен; так как значение данногоразряда всегда равно единице в нормали 3 978340 4.ованном числе (соответстЪенно резистор.таршего разряда мантиссы связан с ши".ой источника опорного напряжения).При подаче управляющего импульса"Пуск": триггер 8 управления опрокидыается, открывается ключ 10 и импульсыгенератора 11 импульсов начинают посупать на первый вход элементов И 9 -Эи, Состояния второго. входа элементовИ 9- Э,определяются соответствующимотенциалом с выхода дешифратора 12.При начальном состоянии счетчика порядка 13 - "О" (на счетчике 13 порядкав процессе...

Номер патента: 1022148

Опубликовано: 07.06.1983

Авторы: Гребенников, Иванова, Калугин, Лачугин, Овчеренко, Соболев

МПК: G06F 5/02

Метки: запятой, плавающей, преобразования, фиксированной, форму, формы, чисел

...З 0 нием входного кода на входы устрой- . ства, записью кода мантиссы в регистр 1 и синхронизируют работу эле.ментов И 5 и 6.Преобразуемое число поступает на 35 входы устройства последовательнодвоично-десятичный разряд за разрядом и параллельно - внутри одного двоично-десятичного разряда в Форме. с естественной запятой. Тетрады цирф 40 поступают на вход устройства, сигнал положения запятой поступает на вход положения запятой устройства.ЬРассмотрим преобразование числа больше единицы, В этом случае счетчик, 4 7 считает количество цифр целой час. ти числа, начиная с первой цифры, не равной нулю. С приходом на вход устройства первой цифры целой части числа, не равной нулю, триггер 3 уста" 50 навливается в единичное состояние, так как...

Номер патента: 1056182

Опубликовано: 23.11.1983

Авторы: Виневская, Головко, Каляев, Лисуненко, Станишевский, Сулин, Тарануха

МПК: G06F 7/49

Метки: запятой, плавающей, суммирующее

...пятые входы подключены к старшему значащему выходу четырех- разрядного сумматора, входу второго элемента задержки и к первому входу элемента И-НЕ, второй и третий входы которого соединены соответственно с младшим и средним знаковыми выходами четырехразрядного сумматора, подключенными к входам, соответственно третьего и четвер-.того элементов задержки и соответст венно к первому и второму входам третьего элемента 2 И-ИЛИ, третий и четвертый входы которого подключены к выходу элемента И-НЕ, а выход третьего элемента 2 И-ИЛИ соединен с единичным входом первого триггера и. с шестыми входами первого и второго элементов 2 И-ИЛИ, выходы которых подключены соответственно к нулевому и единичному входам второго триггера, прямой выход которого...

Номер патента: 1059570

Опубликовано: 07.12.1983

Авторы: Баширов, Галабурда, Пичугин, Трудов

МПК: G06F 7/52

Метки: деления, запятой, фиксированной, чисел

...выходом устройства.Устройство работает следующимобразом,Умножая числитель и знаменательвыражения (1 ) на число, равное 2можно записать 12 М 2Тогда алгоритм реализации формулы (2) будет следующий.1. Щюводится анализ значения аргумента -и проверяется возможность первого сдвига делителя на 1 разряд влево, .При. этом, если при предполагаемом сдвиге делителя не фиксируется переполнение и значение аргумента -не равно нулю, то осуществляется левый сдвиг делителя на 1 разряд, а к аргументу -прибавляется единица. Далее повторяется выполнение первого пункта до тех пор, пока или значение аргумента -станет равным нулю, или будет зафиксирована невозможность левого сдвига делителя. Пусть число повторений пункта. равно Р.2. Осуществляется сдвиг...

Номер патента: 355619

Опубликовано: 07.02.1985

Авторы: Громов, Панферов, Фельдман

МПК: G06F 7/38

Метки: запятой, плавающей, сложения, чисел

...каналов 8 и 7. Последние подключены к схеме установки триггеров каналов 9, соединенной с анализатором порядков 6, устройством управления 10.и схемой сравнения кодов 12. Выход сумматора 3 связан со схемой коррекции 4 результата, которая по входу соединена со схемой 5 формирования порядков. Триггер блокировки 14, схема установки которого 13 связана со схемой управ-. ления 10 и анализатором порядков 6, связан со схемой сравнения кодов 12. Схема коррекции 4.и устройство управления 10 соединены со счетчиком разрядов 11, который подключен к схеме сравнения кодов 12, Выход схемы коррекции 4 соединен со входом накопителя 1, а выходы схем накопителя - с анализатором порядков 6, схемой Формирования порядков 5 и блоком вентилей 2 и 15. Выход...

Номер патента: 1182512

Опубликовано: 30.09.1985

Авторы: Денисенко, Долголенко, Засыпкин, Кошкин, Луцкий

МПК: G06F 7/50

Метки: запятой, плавающей, последовательности, сложения, чисел

...выходы третьего и четвертого коммутаторов и выход группы элементов И блока управления соединены соответственно с информационными входами регистра порядка, регистра кода операции и регистра мантиссы первого блока суммирования.1Изобретение относится к вычислительной технике и может быть использовано при построении специализированных вычислительных систем в качестве высокопроизводительного бло ка, обеспечивающего заданную точность сложения последовательности чисел с плавающей запятой.Целью изобретения является сокращение аппаратурных затрат.На чертеже представлена схема устройства для сложения последовательности чисел с плавающей запятой.Устройство содержит тактовый вход 1, блок 2 управления, блоки 3 суммирования.Блок 3 суммирования...

Номер патента: 1280624

Опубликовано: 30.12.1986

Авторы: Евстигнеев, Кошарновский, Маркин

МПК: G06F 7/72

Метки: запятой, плавающей, умножения, чисел

...в регистр 13 (блок 14, фиг.2)В результате на регистре 13 и в стар:ших Б-ичных разрядах регистра 3 образуется первое частичное произведениемантисс (блок 14, фиг.2)С =С,+С (6)С помощью внутреннего счетчикаС, блока 29 (блоки 15 и 16, фиг.2) 50процесс умножения Б-ичных разрядовмантиссы множимого на очередной (К-)-й Б-ичный разряд мантиссы множителя повторяется К раз (блоки 7-14,фиг,2). В результате на регистре 13 55в разрядах 1"К образуются старшие, ана регистре 3 (вытеснив множитель)младшие Б-ичные разряды произведениямантисс. КС,с(О,Ь), В Формула изобретения Устройство для умножения чисел с плавающей запятой, содержащее регистры мантиссы.множимого и множителя, сумматор мантисс, регистры порядка множимого и множителя, .счетчик порядков,...

Номер патента: 1290300

Опубликовано: 15.02.1987

Авторы: Минченко, Паулин, Полин, Синегуб, Шабадаш

МПК: G06F 7/50

Метки: двух, запятой, плавающей, суммирования, чисел

...сдвига поступает нулевое значение с коммутатора 11. Далее сдвинутая и несдвинутая мантис сы с выходов соответственно сдвигателей 5 и 6 складываются на сумматоре 7 мантисс. При ХУ мантисса первого операнда сдвигается на сдвигателе 6 на величину разности, поступающей с выхода вычитателя 4 через коммутатор 11 на нход кода сдвига сдвигателя 6. Мантисса второго операнда проходит через сдвигатель 5 без сцвига. С выхода сумматора 7 мантисс и коммутатора 10 мантисса и порядок результата поступают н блок 8. В блоке 8 выбирается необходимая старшая или младшая половина суммы, результат корректируется (нормализуется вправо) но избежание переполнения мантиссы суммы и передается на выход 16 устройства.Формула изобретенияУстройство для суммирования...

Номер патента: 1315969

Опубликовано: 07.06.1987

Авторы: Запольский, Зильбергельд, Костинский, Мазикин, Орлова, Подгорнов, Шугаев

МПК: G06F 7/50

Метки: вычитания, запятой, плавающей, сложения, чисел

...операнда, входом 27 второго операнда, выходом переноса сумматора 5 характеристики, выходом младшего разряда второго сдвигового регистра 18, тринадцатым и первым выходами блока 7 управления, входом данных первого регистра 2 мантиссы, входом данных регистра 4 характеристики и входом данных основных тетрад первого сдвигового регистра 17, десятым входом блока управления и первым управляющим входом сумматора 5 характеристики. Вход данных дополнительной тетрады, вход сдвигаемой тетрады, вход управления, вход синхронизации, выход дополнительной тетрады и выход основных тетрад первого сдвигового регистра 17 соединены соответственно с нулевым потенциалом, выходами первого элемента И-ИЛИ 21 и группы элементов ЗАПРЕТ 20, первым и четвертым...

Номер патента: 1339549

Опубликовано: 23.09.1987

Авторы: Безменов, Русанов

МПК: G06F 7/38

Метки: двоичнокодированных, запятой, округления, плавающей, разности, суммы, чисел

...разряде 7 сдвинутого на один рязряд вправо кода знача - щую цифру: "1" в первом случае и "О" - во втором. Таким образом, после первого выхода за разрядную сетку регистра 1 значащей цифры в младшем разряде 7 этого регистра при всех последующих сдвигах кода вплоть до момента окончания денормализации будет находиться значащая цифра. Этим обеспечивается указанная выше коррекция денормализованного числа,35 3 1339Далее происходит нормализация результата сложения или вычитания. Мантисса и знак результата находятся соответственно в регистре 2 и тригге 5ре 4,Если результат требуется нормализовать вправо, то на вход управлениясдвигом вправо регистра 2 по входу6 поступает сигнал "1", в результатечего происходит сдвиг кода, находящегося в...

Номер патента: 1339550

Опубликовано: 23.09.1987

Авторы: Безменов, Русанов

МПК: G06F 7/38

Метки: двоичнокодированных, запятой, округления, плавающей, разности, суммы, чисел

...осуществляемая устройством, приводит к тому,что погрешнось округления можетиметь различные знаки независимо отзнаков слагаемых и выполняемой опе О рации. Действительно, пусть, например, порядки слагаемых одинаковые,так что денормализации не происходит, и, следовательно, денормализованное слагаемое не корректируется.45 В этом случае погрешность округленияскладывается из погрешности норма-.лизации результата, связанной с отбрасыванием значащей цифры, выдвинутой за разрядную сетку регистра при 50 нормализации вправо, и усечениемрезультата на дополнительный разряд,а также погрешности, связанной сзасилкой значащей цифры в младшийразряд нормализованного и усеченногорезультата. Так как появление цифры"0" или "1" в младшем разряде результата...