G06F — Обработка цифровых данных с помощью электрических устройств

Номер патента: 1270772

Опубликовано: 15.11.1986

Авторы: Кривоносов, Супрун, Тимонькин, Ткачев, Ткаченко, Харченко

МПК: G06F 11/26, G06F 9/22

Метки: контролем, микропрограммное

...элемент ИЛИ 19,триггер 9 устанавливается в нулевоесостояние и запрещается вьдача тактовых импульсов генератором 14. Устройство прекращает свою работу. Одно"временно с этим, управляющая частьсформированной микрокоманды с поля2.4 памяти 2 по заднему фронту тактового импульса генератора 14 записывается в регистр 6, Код микрооперацийс поля 6.2 регистра поступает на выход устройства. Код проверяемых логических условий этой микрокоманды(информация поля 2.3) поступает навход коммутатора 11, который осуществляет в зависимости от значений логических условий модификацию модифицируемого разряда адресной части микрокоманды, Код значений проверяемыхлогических условий поступает в коммутатор с входа устройства,Модифицированный разряд адреса свыхода...

Номер патента: 1270773

Опубликовано: 15.11.1986

Авторы: Косинов, Кулида, Куценко

МПК: G06F 11/25

Метки: анализатор, сигнатурный

...импульсы на формирование сигнатуры невлияют. По приходу сигнала Стоптриггер 1 устанавливается в нулевоесостояние. Ну,"евой уровень с выходатриггера 1 запрещает прохождение синхроимпульсов на вход формирователя 2сигнатур. Цикл анализа в режиме контроля данных закончен. Сформированнаяв сдвиговом регистре 14 с обратнымисвязями сигнатура отображается блоком 3 индикации.В режиме контроля данных и помехна вход 12 поступает единичный уровень, По приходу сигнала Пуск счетчик 8 и сдвиговый регистр 14 сбрасываются, триггер 1 устанавливается11 в единичное состояние, единичныйуровень с выхода триггера 1 разрешаетанализируемому цифровому сигналу безпомех (позиция 19, фиг.З) или с помехами (позиция 20, фиг.З) с входа 11поступать через элемент ИЛИ 5 и...

Номер патента: 1270774

Опубликовано: 15.11.1986

Авторы: Новиков, Шер, Щегельский

МПК: G06F 11/08

Метки: выделения, модулю, остатка, переменному

...контролируемые числа, имеющие остаток, равный единицедля каждого значения модуля. Соответствующие выходы дешифраторов группы13 объединяются элементом ИЛИ 14. Элемент группы 17 НЕ и первый элементИ 12 выделяют единичный код на выходешифратора 8. В случае, когда на выходе элемента И 14 присутствует единичный сигнал, а на выходе шифратора 8 код отличается от единичного,второй элемент И 20 формирует сигналнеисправности.Контроль записи на входной регистр6 модуля осуществляется следующимобразом.При записи информации (кода модуля) на входной регистр 6 модуля наего входе записи присутствует единичный сигнал (сигнал синхронизации).Если запись на регистр 6 по какомулибо разряду произведена правильно,то на входах соответствующего сумматора группы...

Номер патента: 1270775

Опубликовано: 15.11.1986

Авторы: Карташевич, Ходосевич

МПК: G06F 17/14

Метки: быстрого, преобразования, процессора, фурье

...второго разряда регистра. Этот логический потенциал через элемент И 15 поступает на управляющие входы коммутаторов 18-20, управляющий вход коммутатора 14 переводит их в такое состояние, при котором на выходы коммутатоО ров проходят сигналы с вторых входов. Кроме того, элемент И 17 открывается и пропускает на вход младшего разряда адреса блока оперативной памяти процессора сигнал с выхода триггера 4, причем триггер 5 генерирует сигналы управления (записью-считыванием) блоков оперативной памяти процессора через узел 9 блокировки (при этом запрещается запись в блоки опе ративной памяти. Таким образом, осуществляется последняя, (п+2)-я итерация БПФ. Формула изобретения 25 Устройство управления для процессора быстрого преобразования Фурье,...

Номер патента: 951991

Опубликовано: 23.11.1986

Авторы: Злибман, Петрунек, Рухадзе, Сальков, Свительская, Черняк

МПК: G06F 15/00

Метки: вычислительная

...выход которого подключенк входу дешифратора тактов, второйвход блока соединен с входом регистра операций, выход которого подключен к входу коммутатора операций,первый и второй входы выходного коммутатора соединены с выходами соответственно дешифратора тактов и коммутатора операций, а выход выходногокоммутатора - с выходом блока,Блок управления памятью содержит счетчик адреса и коммутатор адреса, причем вход блока соединен с входом счетчика адреса, выход которого под 95199ключен к входу коммутатора адреса, авыход коммутатора адреса соединен свыходом блока.На фиг. 1 приведена структурнаясхема машины, на фиг, 2 - функциональная схема блока управления подготовкой команд, на фиг. 3 - функциональная схема блока управления сложением,...

Номер патента: 1272328

Опубликовано: 23.11.1986

Автор: Черников

МПК: G06F 7/50

Метки: сложения

...сигналов не иэм образом достигается ратных затрат на 157 быстродействия устропроцессоисполрах длном м ации в реал лью изобреустройства ая цель дос дый разряд ЕТ, что поэудовогоо-физичес для тиг уст вол во ССС1982.СССР1977,му элемент Ряд кас 4) УСТРОЙСТВО ДЛЯ СЛОЖЕ вых ;ким ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(71) Московский ордена ТрКрасного Знамени инженернкий институт(56) Авторское свидетельстУ 920707, кл, С 06 Р 7/50,Авторское свидетельствоВ 673035, кл. С 06 Р 7/50,57) Изобретение относится к областиычислительной техники и может быть аждого разаемая трех- в каждом типа 2 ИИЛИ.ажения для еняются.Тасокращениебез снижейства 1 ил1272328 3второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, его инверсный вход соединен с выходом...

Номер патента: 1272329

Опубликовано: 23.11.1986

Авторы: Иваненко, Криворучко, Шкабров

МПК: G06F 7/544

Метки: вычислительное

...М -го разряда перезаписывается во второй разряд своего регистра, а предпоследнего, (М)-го разряда - в первый разряд своего регистра, т.е. если л( И то во втором разряде каждого регистра 22 и 23 появится нуль, если к = Ю, то во втором разряде каждого регистра 329 Ь появится соответствующее значение 1-го коэффициента О. Следовательно, в следующем такте на входы множителя первого блока 24 будет поступатьзначение коэффициента ана входы второго блока 24 - значение ак на входы третьего блока 24 - а и т.д. и поступившее второе значениемассива данных Х ,умножится2 - л)лна соответствующий коэ фициент а и, поступив на входы сумматора 25, новое произведение Х,опросумми- РУетсЯ с пРеДыДУЩей сУммой Хлла + + Х 2 а л и поступит на входы-ых...

Номер патента: 1272330

Опубликовано: 23.11.1986

Авторы: Гузенко, Захаров, Лисник, Оленич, Сомов, Стасюк

МПК: G06F 7/544

Метки: вычислительное

...вторую группы блоков суммирования и вычитания, причем выход 1-го блока суммирования и вычитания первой группы (1= 1, ии-разрядность аргументов) соединен со сдвигом на один разряд в сторону младших разрядов с входом первогослагаемого (1+1)-го блока суммирования и ,вычитания, первь 1 й входгруппы входов разрешения вычислений3 -х (3= 1,п) блока суммирования и вычитания первой группы соединен с выходом знакового разряда 3-го блока суммирования и вычитания второй группы, о т л и ч а ю щ е е с я тем, что,с целью расширения класса решаемых задач за счет возможности1вычисления дробно-рациональных выражений, в него дополнительно введе - ны группы сумматоров, две группы вычитателей и третья группа блоков суммирования и вычитания, причем вход...

Номер патента: 1272331

Опубликовано: 23.11.1986

Автор: Плющ

МПК: G06F 7/548

Метки: вычисления, косинуса, синуса, функций

...001 = 2, где единица младше.го разряда равна весу младшего раз-ряда ар гуме нт а Х . На э том пе рвыйтакт работы предлагаемого устройст 35ва закончен.На втором такте на выходах умножителей 13-16 появятся значения вел чин яп 2 соя 2 ;я 1 п 2 ваап 2-и -и 40ваап 2соя 2; соя 2соя 2 соответственно, а на выходах сумматоров 19 и 20 соответственно следующиевеличины яж 2 " соя 2 + яп 2соя 2 " = яп 2 " ";яп 2 " яж 2 " ++ соя 2 " соя 2 =соя 2 ,так какна выходе группы элементов ИСКЛ 10 ЧАЮЩЕЕ ИЛИ 17 с учетом единицы на третьем входе сумматора 20 образовандополнительный код величины, снимаемой с умножителя 14. По переднемуфронту следующего синхроимпульсаполученные выражения на сумматорах19 и 20 запишутся в регистры 11 и12 памяти. При поступлении...

Номер патента: 1272332

Опубликовано: 23.11.1986

Автор: Анишин

МПК: G06F 7/58

Метки: генератор, двоичных, случайных, чисел

...При этом для обеспечениянезависимости испытаний период следования импульсов генератора 1 должен превышать быстродействие вероятностного двоичного элемента 7.1(аждый импульс с выхода элемента7 через третий элемент. 4 задержкипоступает на вход делителя 5 часто-.ты, коэффициент деления которого определяет требуемое число осуществлений события. 1( моменту появления импульса на выходе делителя 5 частоты в реверсивном счетчике 6 будет находиться случайное число Х испытаний, которое произведено до появления события А ровно и раз (переключатель 9 разомкнут)либо случайное число Х испытаний, которое превысило требуемое число и появления события А (переключатель 9 замкнут). Очевидно, что Х, = Х + и,В соответствии с известной математической...

Номер патента: 1272333

Опубликовано: 23.11.1986

Авторы: Благодарный, Малахов, Тимонькин, Ткаченко, Харченко

МПК: G06F 11/36

Метки: контролем, мультимикропрограммное

...работой третьего объекта.После окончания выполнения микро- команды вторым объектом сигнал занятости на входе 422 исчезает, при последующем управлении вторым объектом триггер 35 в единичное состояние .не переходит и устройство функционирует аналогично алгоритму работы в режиме 1.Режим 3. В данном режиме реализуется возможность блокировки нескольких объектов управления одним объектом управленияПредлагаемое устрой 72333 Ь 40 5 1 О 15 20 25 зО 35 ство начинает функционировать в этом режиме, если при считывании очередной микрокоманды из блока 1 памяти на на выходах 48.1-48.Б кода маски блокируемых объектов появится ненулевой код (маска) блокировки (каждый разряд кода соответствует номеру блокируемого объекта управления). Маска...

Номер патента: 1272334

Опубликовано: 23.11.1986

Авторы: Борщ, Кухарчук, Майборода

МПК: G06F 9/46

Метки: единицы, крайней, шифрации

...на втором его выходе формируется старший разряд кода крайней левой единицы выполненной группы, а на третий, четвертый, пятый и шестой выходы шифратора коммутируется тетрада, содержащая крайнюю левую единицу входного кода, Эта тетрада подается на вторую группу выходов 5 устройства в качестве старшей значащей тетрады входного кода и на входы шифратора 8 блока 1, Сигналы с выходов шифратора 8 блока 1 и второго выхода шифратора 7 блока 1 подаются на первую группу входов 6 устройства в качестве младших разрядов кода крайней левой единицы. Формула изобретения Устройство для шифрации крайней единицы, содержащее два блока шифрации, входами первого блока шифрации являются входы группы входов устройства, о т л и ч а ю щ е е с я тем, что, с...

Номер патента: 1272335

Опубликовано: 23.11.1986

Авторы: Великан, Язневич

МПК: G06F 1/02, G06F 11/26

Метки: генератор, кодовых, колец

...- нуль. Сигнал на втором выходе счетчика 2 появляется после того, как значение счетчика 2 из нуля в старшем разряде и единиц в остальных разрядах при наличии 30 сигнала на первом выходе блока 4 по сигналу на выходе элемента И 8 увеличивается на два. При этом в старшем и младшем разрядах счетчика 2 устанавливаются единицы, а в остальных разрядах - нули. Сигнал на втором выходе счетчика 2 через элемент ИЛИ 17 поступает на входы элементов И 10 и И 11. После появлениядважды на их выходах сигналов к кодовому кольцу на регистре 6 присоединится код " 10" - именно такое состояние устанавливается в крайнем разряде регистра 3 после сдвигов его по сигналам с второго выхода генератора 1 в то время, когда старший разряд счетчика 2 установлен в...

Номер патента: 1272336

Опубликовано: 23.11.1986

Авторы: Авдеев, Адамова, Евсеенко, Киселева, Клочков, Палей, Полещук, Ростовцева, Юрасов

МПК: G06F 13/10

Метки: ввода-вывода, магистрали, многосегментной, подключения, устройств

...регистров 53 и 55 через выход 64 поступает в ЭВМ.С помощью диагностических команд ввода и вывода от БЦУ через элемент И 56 и узел 60 возможна проверка вза имодействия с каналом ввода-вывода ,блока сопряжения без подключения к Ьвм. Данные записи и управления накопи.телем поступают из блока 1 на вход48 блока 15 и с помощью команд вывода, распознаваемых дешифратором 42,5записываются в регистр 4 1 и в регистр46. С выхода регистра 46 сигналы, управляющие памятью 16, поступают навыход 51 блока 15. С выхода регистра 41 данные записи в последовательном 50 коде поступают также на выход 5 1 блока для записи на носитель информа. ции и записываются в буферную память 43 Данные, считанные в последовательном коде с носителя информации,...

Номер патента: 1272337

Опубликовано: 23.11.1986

Авторы: Асцатуров, Воронцов, Запольский, Зильбергельд, Пронин, Пыхтин, Рымарчук, Сигалов, Хамелянский, Чалайдюк

МПК: G06F 13/32

Метки: внешним, сопряжения, устройством, эвм, электронно-вычислительной

...наборныхпереключателей 111,113, 115 по группам 45адресов периферийных устройств черезкоммутатор 36 канала блока 1 управления в управляющую память процессора. В результате, в управляющей памяти процессора формируется таблицауказателей характеристик периферийных устройств. Эта процедура формирования таблицы характеристик производится во время выполнения микроппограммы сброса системы. 55 Режим работы, в котором должно находиться устройство, определяется на основе таблицы характеристик 337 8по адресу периферийного устройстваво время выполнения команды ввода/вывода Начать ввод/вывод. Прц запуске периферийного устройства, работающего в мультиплексном режиме,микропрограммно устанавливаетсятриггер 94 мультиплексного режимаблока 4. Если...

Номер патента: 1272338

Опубликовано: 23.11.1986

Авторы: Гонтарь, Нураев, Петров, Полковников

МПК: G06F 15/177

Метки: децентрализованная, коммутации

...формируемого абонентом 2. 7обратной волны по получении сигнала прямой волны. Блок 23 содержит три элемента И 36-38 и соединен с линиями 25 прямой волны и 26 обратной волны. Первый элемент И 36 соединен входами с цепью 12 индикации отказа а также со вторым входом блока и с входом второго элемента И 37. Выход элемента И 36 по схеме МОНТАЖНОЕ ИЛИ соединен с линией 25 прямой 1 О волны и с входом третьего элемента И 38, второй вход которого соединен с третьим входом блока 23, а выход - с линией 26 обратной волны и по схеме МОНТАЖНОЕ ИЛИ с вторым входом 15 элемента И 3.7, А выход последнего подключен к цепи 16 записи. Соединение элементов по схеме МОНТАЖНОЕ . ИЛИ позволяет сократить число линий 25 и 26 в два раза, Маршрутный блок 20 24...

Номер патента: 1272340

Опубликовано: 23.11.1986

Авторы: Филимонихин, Хомоненко

МПК: G06F 9/50, G06N 7/08

Метки: массового, моделирования, обслуживания, относительными, приоритетами, систем

...приоритета, счетчик потерянных заявок 15 высокого приоритета, счетчик потерянных заявок низкого приоритета, реверсивный счетчик занятых каналов,разрядные выходы которого соединенысоответственно с входами первого 20 многовходового элемента И, реверсивный счетчик заявок высокого приоритета в общей очереди, разрядные выходы которого соединены соответственно с входами первого многовходового 25 элемента ИЛИ, реверсивный счетчикзаявок низкого приоритета в общейочереди, разрядные выходы которогосоединены соответственно с входамивторого многовходового элемента ИЛИ, З 0 шесть элементов И, три элемента ИЛИ,пять элементов запрета и блок случайных временных задержек, выход которого соединен с первым входом первого элемента И и...

Номер патента: 1272341

Опубликовано: 23.11.1986

Авторы: Куликов, Чижевский

МПК: G06F 11/14

Метки: объектов, радиоэлектронных, состояния, технического

...д 1 записывается в регистр 20, и под действием синхросигнала Б через ключ 7 подается на первый вход блока 16, на второй вход которого под действием синхросигнала Б через ключ 8 поступает номинальное значение Б параметра 3 из блока 18.В блоке 16 рассчитываются величины и знаки отклонений в 1 контроли О руемых оцененных значений параметров от их номиналов (эталонов) Пллз = Б - Б. (3)н иЗначение отклонения л под действи ем синхросигнала 84 выдается на блок 21 для визуальной оценки результатов контроля. Па каждому параметру отображается номер параметра объекта, верхние и нижние допуски отклонения 20 от номинала, текущие отклонения оцененного значения ь 1, а также экстра - полированное (прогнозируемое) значелние Б.В блоке 17 хранятся...

Номер патента: 1273909

Опубликовано: 30.11.1986

Авторы: Ключко, Ткаченко, Фрункер

МПК: G06F 1/02

Метки: генератор, последовательности, фибоначчи, чисел

...р-го значения мощности с начальным условием Моптимального "фибоначчиевого" кода 10 и перезапись содержимого регистров 1.1 - 1,(2 р + 1), Одновременно на информационные входы сумматора 4 поступает содержимое регистров 1.(р + + 1) - 1 е(2 р + 1), По сигналу с Вы хода блока сумматор 4 производит сложение поступающих из регистров 1. (р + 1) - 1. (2 р + 1) кодов чисел. Полу-ченный в результате сложения код суммы с информационного выхода суммато ра 4 через элемент ИЛИ 2 записываВ режиме моделирован тельности значений мощи сы с произвольными нач виями оптимального р-ко лу, поступающему с выхо синхронизации на управл регистра 1.1, производи кода К в регистр 1.1, поступающему на управля гистра с выхода блока 6 909 6ется в регистр 1.1, Таким...

Номер патента: 1273910

Опубликовано: 30.11.1986

Авторы: Кононов, Лавров, Мартынник, Проценко

МПК: G06F 3/02

Метки: ввода, дистанционным, информации, контролем

...18 отпускаются, тем самым позволяя току снова протекать через обмотки 16 и диод 17, и контакты 18 притягиваются снова.При переключении коммутатора 2 формирователь 8 по срезу переключаемого уровня сигнала формирует короткий импульс, который приводит в исходное состояние индикаторы 11 и 12 и счетчик 13. При этом кодом со счетчика 13 коммутатор 4 пропускает на выход импульсы первого коммутационного элемента 1, которые проходят на счетчик 14. После нескольких (например, трех) импульсов формирователь 15 Формирует короткий импульс, сбра 1 сывающий счетчик 14 в исходное состояние, и, поступая на счетный вход счетчика 13, переводит его в следующее состояние, тем самым подключая следующии элемент 1.После перебора всех каналов на выходе...

Номер патента: 1273911

Опубликовано: 30.11.1986

Авторы: Апыхтин, Трушин, Фихман, Юферев

МПК: G06F 3/05

Метки: аналоговых, ввода, данных, многоканальное

...8,Таким образом, данный режим обеспечивает ввод данных в ЭВМ беэ остановок уравновешивающего напряжениямассивом упорядоченных в порядке возрастания значений входных напряжений,Во втором режиме по соответствующей команде Код операции" и по команде "Выбор устройства" и "Импульссчитывания" триггер 17 режима блока2 управления устанавливается в нулевое состояние, что определяет работу в данном режиме ДВД 13 блока 2управления и БФПА 5. Одновременновыставляется команда "Пуск", по которой триггер 15 пуска устанавливается в единичное состояние и на выходы счетчика 12 и ДВД 13 поступаетсигнал разрешение, Счетчик 12 управляет работой ДВД 13, на выходекоторого формируется последовательность сдвинутых по времени импульсов,определяющих процесс...

Номер патента: 1273912

Опубликовано: 30.11.1986

Авторы: Журиков, Сорокин, Тимофеев, Цой

МПК: G06F 3/06

Метки: вывода, информации

...33 сгенератора 10 через элемент И 9 подаются на счетный вход счетчика 11,на одновибратор 25 синхронизатора.Управляющий сигнал с выхода одновибратора 25 через элемент И-НЕ 27 поступает на вход У 2 блока памяти 8.Причем низкий уровень сигнала на входах У 1 и У 2 соответствует режиму чтения из блока, а высокий уровень -записи в блок памяти.3 12739После заполнения счетчика 11 числом импульсов, равным количеству электродов токоподвода 20 блока записи, счетчик сбрасывается, а на выходе переноса вырабатывается импульс 34, который в свою очередь сбрасывает триггер 3 и сообщает ЭВ 11 о готовности устройства к приему очередной информации.В процессе изменения значений на 1 О информационном выходе счетчика 11 в моменты, когда его значение...

Номер патента: 1273913

Опубликовано: 30.11.1986

Авторы: Абысов, Голубчик, Меликсетян, Сиверский

МПК: G06F 3/153

Метки: ввода, вывода, информации, элт

...моментом сравнения адресов счетчиков 3 и 4 и счетчика 5 вблоке 6, выполненном, например, на 20элементах поразрядного сравнениясерии 155 типа ЛП 5,Счетчик 2 отсчитывает интервал времени, равный обратному ходу луча построке. Для этого счетчик 2 устанавливается в нуль строчным синхроимпульсом по связи 25, а затем отсчитывает заданное число счетных единицпо связи 25, Сигналы установки счетчика в нуль и импульсы счета поступают по двум различным цепям связи25. Как только счетчик 2 досчитаетдо заданного кода, сигнал на связи 33, соответствующий заданному коду, устанавливает триггер 10 в единицу, Установка в нуль триггера 10 осуществляется сигналом на связи 32 в момент окончания вывода последнего символа в строке на экран, т.е. когда...

Номер патента: 1273914

Опубликовано: 30.11.1986

Автор: Шалыто

МПК: G06F 7/00

Метки: логический, многофункциональный, модуль

...и 34, 15 и 26, 13 и 25, 12 и 24 из таблицы, имея различные арифметические полиномы, принадлежит к одному и тому же инверсно-перестановочному типу (РИ-типу). Ф о Р м у л а изобретения Многофункциональный логический модуль по авт. св. У 913365,. о т л ич а ю щ и й с я тем, что, с целью расширения функциональных возможноситей за счет Реализации произвольных нормальных формул из четырех букв в базисе И, ИЛИ, НЕРАВНОЗНАЧНОСТЬ, НЕ, он содержит дополнительно второй, третий, четвертый элементы НЕРАВНОЗНАЧНОСТЬ, четвертый, пятый, шестой и седьмой элементы И, второй, третий и четвертый элементы ИЛИ, первый, второй и третий элементы НЕ, первый и второй мультиплексоры, причем первый вход модуля соединен с первым входом второго элемента...

Номер патента: 1273915

Опубликовано: 30.11.1986

Авторы: Еремеева, Черепов

МПК: G06F 7/06

Метки: сортировки, чисел

...числа х, на входе устройства 1 равен нулю, а1знак второго отрицательного числа х на входе устройства 1 равен еди ,4 нице, поэтому первые разряды числел у , у , поступающих на входы блока. фсравнения 5; будут соответственно равны 1 и О, что и определит результат сравнения уу1 3Если первое сортируемое число х, 273915 4 10 ние х. с х, что определяет у, с у.,4 в результате этого и формируется низкий уровень на выходе блока сравнения 2,.Таким образом, на выходе каждого блока сравнения 2; у ув зависимости от знаков Ы.;, с/ сортируемыхчисел х х и значений чисел х х формируются двоичные результаты сравнения Т в соответствии с выра 1жением:отрицательное, а второе хположительное, тогда на выходе блока сравнения 5; фдрмируется независимо от...

Номер патента: 1273916

Опубликовано: 30.11.1986

Авторы: Имнаишвили, Цирамуа

МПК: G06F 7/38

Метки: логический, модуль, управляемый

...структуры и функции, обладающим способностью путем определеннсй коммутациипервых, вторых, третьих и четвертых 55информационных входов 12-27 всехразрядов, первого 9, второго 1 О и7третьего 11 входов и первых 1, 3, 5.,1273 водится коюутация первых и вторыхинформационных входов следующим образом: 12-13, 16-17, 20-21 и 24-25,Сигналом Ч 1 на вход сброса регистра9 группа триггеров 28 устанавливается на нуль, Операнд х = х,х,х,х, поразрядно подается на группы первыхи вторых информационных входов всехразрядов управляемого логического регистра и сигналом ЧЗ на установочный Овход 11 заносится в триггеры 28. Операнд у = у у, у, ч, также подается нагруппы первых и вторых информационных входов и повторно подается сигнал УЗ, В результате в...

Номер патента: 1273917

Опубликовано: 30.11.1986

Авторы: Исаева, Исмаилов, Темирханов

МПК: G06F 7/50, H03M 7/00

Метки: разрядных, суммирования, чисел

...И 3 подается второй разрядный срез слагаемых 01101. По указанному адресу из блока 1 считывается слово 101, первый разряд которого "1" без задержки подается на вход элемента И 4, . .а остальные разряды " 10" через элементы 7 задержки группы - на первые входы элементов И 5 третьей группы. К приходу второго импульса по первому входу 12 синхронизации устройства на первых входах элементов И 4-6 сформируется ассоциативный признак "1 11 00", который с приходом импульса по входу 55 12 подается через выходы соответствую. щих элементов И 4-6 на признаковые входы блока 2, из которого считыва 917ется слово 101, первый разряд которого "1" является вторым разрядом искомой суммы.В течение третьего импульса, поданного на вход 11 синхронизации...

Номер патента: 1273918

Опубликовано: 30.11.1986

Авторы: Золотовский, Коробков

МПК: G06F 7/50

Метки: вычитания, сложения

...первый вход которого 0 соединен с четвертым разрядом выхода суммы четырехразрядного комбинационного сумматора, второй и третий разряды выхода суммы которого соединены соответственно с первым и вторым входами второго элемента ИЛИ, выход которого соединен с вторым входом первого элемента И, входы разрядов второго операнда устройства соединены соответственно с первым, вторым, третьим, четвертым информационными входами блока инверсии, о т л и ч а ю - щ е е с я тем, что, с целью упрощения устройства, в каждую тетраду введены первый, второй, третий элементы НЕ, четвертый, пятый, шестой элементы З 5 ИЛИ, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый элементы И, причем второй разряд выхода суммы четырехраэрядного...

Номер патента: 1273919

Опубликовано: 30.11.1986

Автор: Гришко

МПК: G06F 7/50

Метки: двоично-десятичной, двоичной, системе, сложения, счисления

...системе счисления, содержащее первый и второй триггеры знаков, узел сравнения ЗО знаков, первый, второй и третий элементы ИЛИ первой группы, первый, второй, третий элементы И первой группы, первый элемент НЕ первой группы, перВую группу из ДВух дешифратороВ 35 нуля, причем первые входы первого и второго триггеров знака соединены с первыми разрядами знаков соответственно первого и второго операндов устройства, первый и второй входы узла сравнения знаков соединены с первыми выходами соответственно первого и второго триггеров знака, первый, второй, третий входы первого элемента ИЛИ первой группы соединены 5 соответственно с выходами первого, второго, третьего элементов И первой группы, отличающееся тем, что, с целью увеличения...

Номер патента: 1273920

Опубликовано: 30.11.1986

Автор: Протченко

МПК: G06F 7/548

Метки: арктангенса, вычисления, функции

...коммутаторов 2 и 3 таким образом, что код на выходе коммутатора 2 всегда меньше кода на выходе коммутатора 3, а результат деления всегда меньше единицы (таблица, столбцы 4, 5 и б) .Тем самым реализуется вычисление величины С(б). Элементы 7-9 реализуют вычисление величины Р согласно алгоритму (5), используя в качестве аргумента вычисленное значение величины С. На первый, второй и третий разряды дешифратора 10 поступают логические значения 1, 3 и д соответственно, образующие входной двоичный 55 код, который преобразуется в восьмипозиционный единичный, В каждый момент "1" формируется только на одном из восьми выходов дешифратора 103 1273 (таблица, столбцы 1, 2, 3 и 10). Элемент ИЛИ 11 обеспечивает управление сумматором-вычитателем 20...