Генератор случайных чисел

(51) 4 С 06 Г 7/58 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ СВ%1-,: -Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУТ 3ййьян;: у:,(21) 4065 999/24-24(56) Дроздов Е,А. и др. Многопрограммные цифровые вычислительные машины. - М.: Воениздат, 1974.Авторское свидетельство СССР В 1099319, кл. С 06 Г 7/58, 1984. (54) ГЕНЕРАТОР СЛУЧАЙНЫХ ЧИСЕЛ (57) Изобретение относится к вычислительной технике и может быть использовано в приставках к универсальным ЭЦВМ для получения случай,801 4 ОБО 56 А 1 ных чисел, подчиняющихся законам распределения Пирсона. Цель изобретения - расширение области примененияза счет формирования случайных чисел,подчиняющихся законам распределенияПирсона, Генератор содержит датчик 1равномерно распределенных случайныхчисел, блок 2 сложения и вычитания,блок 3 умножения, блок 4 памяти, блок5 управления, три группы 6, 7, 8 элементов ИЛИ, три элемента 9-11 ИЛИ,элемент 12 задержки и два регистра13, 14, Поставленная цель достигается за счет введения новых блоковс соответствующими функциональнымисвязями. 1 ил., 2 табл.Изобретение относится к вычислительной технике и может быть использовано в приставках к универсальнымЭЦВМ для получения случайных чисел,подчиняющихся законам распределенияПирсона.Цель изобретения - расширение об,ласти применения за счет формирова,ния случайных чисел, подчиняющихсязаконам распределения Пирсона,На чертеже показана структурная;схема генератора случайных чисел,Генератор содержит датчик 1 равномерно распределенных случайных чи 5сел, блок 2 сложения и вычитания,блок 3 умножения, блок 4 памяти, блок5 управления, группы 6-8 элементовИЛИ, элементы ИЛИ 9-11, элемент 12задержки, регистры 13 и 14.Блок 5 управления содержит элемент ИЛИ 15, счетчик 16, дешифратор17, элементы ИЛИ 18-27, элементы И1 28-30, элемент ИЛИ 31, элемент 32-35задержки, элемент НЕ 36, элемент ИЛИ 2537, триггеры 38-40,Генератор работает следующим об разом.1Последовательность выполнения опе, раций приведена в табл, 1,В регистр 13 записывается кодпризнака закона распределения (кодыадресов величин даны в табл,2), и посигналу, поступающему на вход "Пуск"генератора начинается его работа. КодЗгпризнака закона распределения и код,определяемый состоянием триггеров38-40, определяет адрес тай или инойвеличины, хранящейся в блоке 4 памяти.40 Под воздействием сигнала запуска в счетчике 16 устанавливается код 0001, на первом выходе дешифратора 17 появляется сигнал, который запускает датчик 1, а также устанавливает триг -45 геры 38-40 в состояние 001. Сигнал с первого выхода дешифратора, кроме того, проходит через элементы ИЛИ 18 и 22 на блок 4 памяти и запускает его на считывание величины Г (ш) для распределения, например, 1. Величина Г (тп) из блока 4 заносится в блок 2 под действием сигнала с первого выхо - да, поступающего на. блок 2 через элемент 32 задержки и элемент ИЛИ. 55Работа датчика 1 завершается появлением случайного числа о на его информационном выходе. Число о заносится в блок 2. Сигнал с выхода окончания формирования чисел датчика 1 устанавливает также в счетчике 16 код 0002, На втором выходе дешифратора 17 появляется сигнал, который запускает блок 2 через элемент ИЛИ 25 на выполнение вычитания,Одновременно по этому сигналу триггеры 38-40 устанавливаются в состояние 002, из блока 4 считываетсяи заносится в блок 3.После выполнения вычитания на выходе окончания вычитания 1 заносится в блок 3. Сигналом с элементов И. 28 и ИЛИ 21 триггеры 38-40 устанавливаются в состояние 003, сигналом с элемента 33 задержки запускается блок 4 памяти и в него записывается также результат вычитания1Сигнал с выхода окончания сложения и вычитания блока 2 устанавливает в счетчике 16 код 0003. Под действием сигнала с третьего выхода запускается блок 3, триггеры 38-40 устанавливаются в состояние 004, из блока 4 считывается Р,и заносится в блок 2.Результат умножения 2 по сигналу с выхода окончания умножения блока 3 заносится в блок 2, Теперь сигнал появляется на четвертом выходе дешифратора 17 и запускает блок 2 на вы - полнение операции сложения через элемент ИЛИ 31Одновременно триггеры 38-40 устанавливаются в состояние 003, из блока 4 памяти считываетсяи заносится в блок 3. После операций блоком 2 результат 2 под действием сигнала с выхода окончания сложения и вычитания блока 2 заносится в блок 3. В счетчике 16 фиксируется код 0005. Сигнал с пятого выхода дешифратора 17 пускает блок 3.Результат умножения 2 заносится вновь в блок 3 под действием сигнала с выхода элемента И 29. С элемента 35 задержки сигнал проходит через элемент ИЛИ 22 на блок 4 и запускает его на чтение. Считанное 3 зано 1 сится в блок 3. Сигнал с элемента 32 задержки устанавливает триггеры 38-40 в состояние 004, а в счетчике 16 - код 0006 (так как на пятом выходе дешифратора 17 имеется сигнал, то на выходе элемента НЕ 36 - низкий уровень и он закрывает элемент ИЛИ 37).вающего имитацию распределений Пирсона10 15 11 6 Г (ш) (Ьош +Ьш+Ь) 2 Ь отп+ЬР -12 Г (тп) (Ъ,тп +Ьгп+Ь) 1и:1рГ (гп)то зависимость (5) преобразуется квиду 25 х=пт+ Л,1- Л, ( (Ъ,+ Л, Ц, Л, = с( - Г(гп). гдегф о р м у л а и з о б р е т е н и я доГенератор случайных чисел, содержащий датчик равномерно распределенных случайных чисел, о т л и ч а - ю щ и й с я тем, что, с целью расширения области применения за счет ,формирования случайных чисел, подчиняющийся законам распределения Пирсона, он содержит блок памяти, блок сложения и вычитания, блок умножения, три группы элементов ИЛИ, три элемента ИЛИ, элемент задержки, блок управления, который включает тринадцать элементов ИЛИ, счетчик, дешифратор, элемент НЕ, четыре элемента задержки, три триггера, три элемента И, причем выход первого элемента ИЛИ блока управления соединен со счетным входом счетчика, выход которого соединен с входом дешифратора, первый выход которого соединен с входом "Пуск датчика равномерно распределенных случайных чисел, второй выход дешифратора соединен с первыми входами второго и третьего элементов ИЛИ и пер-. вого элемента И, выход которого соединен с первым входом четвертого элемента ИЛИ, выход которого соединен с входом установки в "0" первого триггера, выход которого соединен с первым адресным входом блока памяти,третий выход дешифратора соединен спервым входом пятого элемента ИЛИ,выход которого подключен к входу "Пуск" блока умножения, четвертый выход дешифратора соединен с вторым входом третьего элемента ИЛИ, выход которого через первый элемент задержки соединен с первым входом записи блока умножения, пятый выход дешифратора соединен с первым входом второго элемента И, выход которого через второй элемент задержки соединен с первым входом шестого элемента ИЛИ, выход которого соединен с входом чтения блока памяти, шестой выход дешифратора соединен с вторым входом пятого элемента ИЛИ, третий вход которого соединен с пятым выходом дешифратора и через элемент НЕ соединен с первым входом седьмого элемента ИЛИ, выход которого соединен с первым входом первого элемента ИЛИ, второй вход которого является входом нПуск" генератора, седьмой выход дешифратора соединен с вторым входом второго элемента ИЛИ, выход которого соединен с входом разрешения блока сложения и вычитания, восьмой выход дешифратора соединен с четвертым входом пятого элемента ИЛИ и подключен к второму входу шестого элемента ИЛИ, третий вход которого соединен с четвертым выходом дешифратора и подключен к второму входу четвертого элемента ИЛИ, третий вход которого соединен с четвертым входом шестого элемента ИЛИ, третьим входом третьего элемента ИЛИ и соединен с седьмым выходом дешифратора, девятый выход которого соединен с первым входом восьмого элемента ИЛИ, выход которого соединен с входом задания режима блока сложения и вычитания, выход девятого элемента ИЛИ соединен с пятым входом шестого элемента ИЛИ и подключен к первому входу десятого элемента ИЛИ, второй вход которого соединен с третьим входом первого элемента ИЛИ и подключен к выходу третьего элемента задержки, вход которого соединен с выходом второго элемента задержки, первый, второй, третий, четвертый и пятый входы девятого элемента ИЛИ соединены соответственно спервым, вторым, третьим, шестым и девятым выходами дешифратора, восьмой выход которого соединен с входустановки в "1" первого триггера и входом установки в "0" второго триггера, вход установки в "1" которого соединен с первым входом одиннадцатого элемента ИЛИ, выход которого соединен со счетным входом триггера, выход которого соед 1 ггген с вторым адресным входом блока памяти, третий адресный вход которого соединен с прямым выходом второго триггера, счетный вход которого соединен с выходом десятого элемента ИЛИ, выход четвертого элемента задержки соединен с первым входоы двенадцатого элемента ИЛИ, выход которого соединен с входом записи блока памяти, второй вход двенадцатого элемента ИЛИ соединен с выходом третьего элемента И, первый 1 вход которого соединен с девятым выходом дешифратора, второй вход третьего элемента И соединен с вторым входом первого элемента И, четвертым входом первого элемента ИЛИ и выходом окончания сложения и вычитания блока сложения и вычитания, пятый вход первого элемента ИЛИ соединен с выходом окончания формирования чисел датчика равномерно распределенных случайных чисел, второй вход второго элемента И соединен с вторым входом седьмого элемента ИЛИ и подключен к выходу окончания умножения блока умножения, первый выход дешифратора соединен с первым входом тринадцатого элемента ИЛИ, выход которого соединен с первым входом записи блока сложения и вычитания, второй вход тринадцатого элемента ИЛИ соединен с выходом конца операции блока умножения, второй вход восьмого элемента ИЛИ соединен с четвертым входом дешифратора, информационные разрядные выходы датчика равномерно распределенных случайных чисел соединены спервыми выходами соответствующих элементов ИЛИ первой группы, вторые входы элементов ИПИ первой группы соединены с соответствующими разрядными выходами блока памяти, первой группой информационных входов блока умножения и первыми входами соответствующих элементов 11 П 1 второй гругггггг, цггхвдггэлемеггтогз 1 И 11 первой груггпы соедггггены с соответствующей первой группойинформационных входов блока сложения 5и вычитания, выходы элемеггтоц ИЛИвторой группы соедицены с соотцетствующсй второй группой иггформггцггоггггггхвходов блока сложеьсия ц вычцтанггя,информационные разрядные выходы которого соединены с соответствующими ин"формационными разрядными входами блока памяти и первыми входами соответствующих элементов ИЛИ третьей группы, вторые входы элементов йИ треть - .ей группы соединены с соотцетствук)- щими инФормационными разрядными выходами блока умножения, третий выходдешифратора блока управления соединен с первым входогл первого элементаИЛИ, выход которого через элементзадержки соединен с первым входомвторого элемента ИЛИ, выход которого соединен с вторым входом записи 25 блока сложения и вычитания, второйвход второго элемецта ИЛИ соединенс выходом окончания формирования чисел датчика равномерно распределенных случайных чисел, второй входпервого элемента ИЛИ соединен с шестым выходом дешифратора блока управления, выход окончания сложения и вычитания блока сложения и вычитаниясоединен с первым входом третьегоэлемента ИЛИ, выход которого соединец с вторым входом записи блока сложения и вычитания, второй вход третьего элемента ИЛИ соединен с выходом второго элемента И блока управления, четвертый, пятый, шестой иседьмой адресные входы блока памятисоединены с соответствующими разрядными выходами первого регистра, информационный вход которого является 45входом задания закона распределениягенератора, разрядные выходы блока.памяти соединены с одноименными разрядными входами второго регистра,выход которого является выходом генератора, вход синхронизации второгорегистра соединен с десятым выходомдешифратора блока управления.1405056 10 Таблица 1 В 9 Операция Результат "+" "-" "х" Чтение Записьп/п Г (ш) Рг Л,3 Таблица 2 Распре- деление Код адресов величины ъ тп х Г(ш) 1 0001001 0001010 0001011 0001100 0001101 0001110 0001111 2 0010001 0010010 0010011 0010100 0010101 0010110 0010111 3 0011001 0011010 0011011 0011100 0011101 0011110 0011111 4 0100001 0100010 0100011 0100100 0100101 0100110 0100111 5 0101001 0101010 0101011 0101100 0101101 0101110 0101111 б 0110001 0110010 0110011 0110100 0110101 0110110 0110111 7 0111001 0111010 0111011 0111100 0111101 0111110 0111111 П р и м е ч а н и е. Старшие четыре разряда - код признака распределения. 2 оС -Р Сш) 3 Дх г 4 (+2 5 Л, 2 г 6 Лх 2 7 Ъ -2 8 Л х 2 9 в+2 8 1000001 1000010 1000011 1000100 1000101 9 1001001 1001010 1001011 1001100 1001101 10 1010001 1010010 1010011 1010100 1010101 11 1011001 1011010 1011011 1011100 1011101 12 1100001 1100010 1100011 1100100 1100101 1000110 1000111 1001110 1001111 1010110 1010111 1011110 1011111 1100110 1100111