G06F 7/548 — для нахождения тригонометрических функций; для преобразования координат

Номер патента: 390520

Опубликовано: 01.01.1973

Автор: Авторы

МПК: G06F 7/548

Метки: гармонических, генератор, колебаний, цифровой

...3 и 4, делителя частоты 5, двухтриггеров знака 6 и 7, блока о коммутациизнаковых шин реверсивиых счетчиков, дешифратора 9 и цепей установки О и 1 триггек 2 д+1чена ко входу Й-разрядного счетчика11, выходы счетчика времени соедивходами дешифратора 9, выходы котодинены со входами установки О исивных счетчиков 1 и 2.Предлагаемое устройство работаетщим образом. В блоках 1 - 8, образующих систему интеграторов, решающую уравнение у"+бреу = О, возбуждаются гармонические колебания с большими искажениями по фазе и амплитуде. Счетчик времени 11 и дешифратор 9 в определенные моменты 1; выдают сигналы на выходах дешифратора, которые выступают по цепям установки О и 1 реверсивных счетчиков на входы счетчика 1, устанавливая его в состояние,...

Номер патента: 374598

Опубликовано: 01.01.1973

Автор: Авторы

МПК: G06F 15/173, G06F 17/16, G06F 7/548 ...

Метки: геометрических, двумерных, между, полюсами, расстояния, фигур, функциональный

...командам устройствауправления информация о координатах геометрической фигуры записывается в соответствующие элементы памяти матрицы 1 извнешних устройств ввода.При поступлении управляющего сигналаХ, информация о координатах всех точекгеометрической фигуры, записанной в матрице 1, переносится в матрицу 2 (или из матрицы 2 в матрицу 1 в зависимости от сигнала Х),Информация, записаная в регистрах матрицы 1, сдвигается в направлении +с,сдискретностью Лр, что эквивалентно вращениюгеометрической фигуры вокруг выбранногоцентра вращения.Аналогично информация, записанная в регистрах матрицы 2, по соответствующим командам сдвигается вдоль оси Х, либо оси У.Тогда определение расстояния между полюсами двумерных геометрических фигур; которое...

Номер патента: 416689

Опубликовано: 25.02.1974

МПК: G06F 15/173, G06F 17/16, G06F 7/548

Метки: 416689

...в координатную,матриЦу 3, после чего информация в матрице 3 СдВИГаЕтСя ПО ОСИ Х На ОДИН таКт, ТОГИс)Е- ский блок 2 определяет, имеется или нет пересечение фигур, записанных в матрицах 1 и 3. При наличии пересечения производится сдвиг информации В координатной матрице 3 еще иа один шаг ц проверяется пересечение, Процесс сдвига по оси Х,проводився до тех иор, пока проверка ца,псресечецие цс дает информации об отсутствии пересечения, Счетчик 6 по коордицатс Х при этом фиксирует количество сдвигов цо координате Х, т. с, Б соответствующем масштабе расстояние между полюсами двух пересекающихся фигур.После очерсдцого опрсделсцип рясстояцц 5. между полюсами геомепрических фигур, записапных в координатные матрицы 1 и 3, проводят стирание...

Номер патента: 419896

Опубликовано: 15.03.1974

Авторы: Зайцев, Оад, Путков

МПК: G06F 7/548

Метки: вычислитель, косииуса, синуса, функций, цифровой

...переполненя запомннаюдся в специальных счетчиках регистрации переполнений блоков управления 8 и 9, После окончанця первого так- тЯ слокеци 51 и ЗЯПОмннання Возникших при 50 этом переполнений сумматоров 17 и 18 выдается второй импульс управления елокепием, который опранПвает группы схем И 5 и 7, передавая содсркцмое регистров 10 и 11 со сдвигом на одип двоичный разряд вправо 55 в сумматоры 17 и 18 соотвстств.нпо. Эти сло- ЖЕНИЯ СООТВЕТС 1 БУ)10 Т У)НОКЕПИ 0 ПРИ 1) 21 ЦСсИ 51 ПО арГуМЕНту ца КОЗфрнццЕцт 1, 5, БОЗН 13 КсдО- щие импульсы переполнения сумматоров 17 и 18 поступают одять в счетчики регистрации 40 переполнений. После окончания Второго такта суд 35 ддровянРР Пя блоки управлеия 8 и 9 поступает импульс передачи переполнен 11,...

Номер патента: 474012

Опубликовано: 15.06.1975

Авторы: Кургаев, Палагин

МПК: G06F 17/10, G06F 7/548

Метки: вычислительное, цифровое

...значениеОр 2 - ,2 гх.15 дхНы сумматоре,3 определяется сумма мантисслогарифмов сом ожителей произведения (2).В случае переполнения суммсторы 3, т. е.20 В с мматорс 3 остас(ся его дробное содсржимос и, кроме того, содержимое регистра 11 пе.ресылается в регистр 6 со сдвигом на один разряд в сторону старших разрядов. Если переполнения сумэытора 3 не произошло, то содержимое регистра 11 пересылается в ре. зо гпстр 6 без изменения.Содержимое сумматора 3 пересылается водш из его приемных регистров (на чертеже пе показан), регистр 5 очшцастся. Из распре.дЕЛИГСЛя 7 В рЕГИСтр 5 ЗВНОСИтея с(1 СтарШЕ- го разряда, и соотвстствсшо ей как по зны.чеиию аргумента) из бгОкг 2 выбирается значение логарифма и вычитается нд суммы- торс 3 их содержимого...

Номер патента: 536490

Опубликовано: 25.11.1976

Авторы: Рейхенберг, Шевченко

МПК: G06F 17/10, G06F 7/548

Метки: вычисления, гиперболических, косинуса, синуса

...всех регистров и входом блока памяти 9. Устройство работает следующим образом.В начальном состоянии в накопительном регистре 4 находится значение, обратное коэффициенту удлинения гиперболического вектора (К - 1,205136). В накопительном регистре 5 и сдвигающих регистрах 7 и 8 находятся нулевые значения, в накопительном регистре б находится значение аргумента (гиперболического угла). В любой итерации блок управления выдает серию тактовых импульсов для продвижения содержания накопительных регистров 4, б и б и сдвига содержания сдвигающих регистров 7 и 8. По знаку содержания накопительного регистра б в блоке 11 вырабатывается очередное значение, цифры псевдочастного (+1 или - 1), которое пспользуется в следующей итерации. В зависимости от...

Номер патента: 622087

Опубликовано: 30.08.1978

Авторы: Боюн, Козлов, Скорик

МПК: G06F 17/10, G06F 7/548

Метки: вычислитель, косинуса, синуса, функций, цифровой

...выходы которого подключены соответственно к управляющим входам элсментов И групп 3, 4 и 5 и к третьему входу сумматора 2.В исходном состоянии содержимое регистра 1 равно значению функции для начального значения аргумента (хо), а содержимое сумматора 2 - значению функции для последующего значения аргумента (хо+Ь), где Ь - шаг изменения аргумента. Так, например, при воспроизведении синуса с шагом Ь=0,1 в регистр 1 заносится значение з 1 п 0=0, а в сумматор 2 - значение яп 0,1=0,0998. При воспроизведении функции косинуса в регистр 1 и сумматор 2 заносятся соответственно значения соз 0= 1 и соз 0,1=0,995.При поступлении на вход 7 импульса блок 6 по четвертому выходу выдает сигнал сдвига содержимого сумматора 2 (у;) на один разряд влево, что...

Номер патента: 678488

Опубликовано: 05.08.1979

Автор: Рейхенберг

МПК: G06F 17/10, G06F 7/548

Метки: функциональный, цифровой

...косинусаили синуса соответственно. При вы 55 числении обратного косинуса значение знакового разряда сумматоравычитателя 2 подается на вход установки первого триггера для формирования и запоминания оператора Е) ина вход сбРоса второго триггера дляформирования и.запоминания оператора ц) (при"-вйчислении обратного синуса"значеЪйе знакового разряда подается на вход сброса первого триггера и вход установки второго триггера) . В соответствии с вышеприве678488 денными логическими соотношениямиформируются значения операторов Е;и с;, причем единичные значенияпредставляются наличием уровняна-,пряжения, а нулевые и минус единичные значения - нулевым уровнем свыходов триггеров, которые являютсявыходами логического блока 5, Отрицательное...

Номер патента: 734703

Опубликовано: 15.05.1980

Автор: Духнич

МПК: G06F 17/16, G06F 7/548

Метки: компонент, преобразования, тензора

...устройства содержит пять регистров 1-5 сдвига, три сумматора 12, 13, 29, три вычитятеля 17, 18, 28, пять сумматоров-вычитателей 6-10, четыре коммутирующих блока. 23-26, при 50 чем выходы младших разрядов регистров 1-5 сдвига соединены с первыми входами сумматоров-вычитателей 6-10 соответственно, входы старших разрядов регистра 1 непссредствеццо, а регистра 4 через элемент 11 НЕ соединены с выходами сумматоров 12, 13 и выходами устройства 14 (А, 15(Аг;1 соответственно, входы регистра 2 непосредственно, а ре 03 6гистра 3 через элемент 16 НЕ соединены с выходами вычитятепей 17, 18 и выходами устройства 19 (А,Д, 20 (Аг) соответственновыход регистра 5 соединен со ВхОдОм сумматора-Бычитатэля 10 Вто рой вход которого является...

Номер патента: 746541

Опубликовано: 05.07.1980

Авторы: Соломаха, Шевяков

МПК: G06F 17/10, G06F 7/548

Метки: круговых, разверток, формирования, цифровое

...О до Л Я, а вторая часть маосива для воспроизведения отй/4; до Л/2 зранится в блоке 9 памяти. Зто дает Возможность Воспроизводить функции 8 О Ф и соь о с минимальными зазратами па мяти.Знаки вызподных координат являюзся логическими функциями состояний 64 и О ) соответственно старшего и младшего разрядов счетчиков 6 квадрантов.Триггер 5 управляет подачей прямыхили обратных кодов Мсо счетчика узлов1аппроксимации на вход блоков 7 и 9 аьмяти, обеспечивая тем самым прямуюили обратную п следовательность считывания кодов.В исходном состоянии в счетчик 2 ив реверсивный счетчик 11 записан кодй у, определяющий начальный радиускруговой развертки, а реверсивный счетм чик 12 установлен в О. Начальные состояния счетчиков 11 и 3.2 задают поазжение...

Номер патента: 781817

Опубликовано: 23.11.1980

Авторы: Волкова, Киселев, Немькин

МПК: G06F 17/10, G06F 7/548

Метки: вычислитель, косинуса, синуса, функций, цифровой

...соответственно приращение косинуса и приращение синуса. Приращение синусас выхода сумматора 13 поступает на суммирующий вход регистра 8, а приращение косинуса с выхода сумматора 12 - на суммирую.щий вход регистра 9. Приращение функций насуммирующие входы регистров 8 и 9 поступают в виде наличия или отсутствия импульсас весом 2а содержимое этих регистров ме Эняется только после момента окончания импульсов на их суммирующих входах, На выходах регистра 8 вырабатывается 10-ти разряд.ный код 1 б 1 т 1 А 1, а на выходах регистра9 - 10-ти разрядный кодС бЬ А 1;,20Из описания работы вычислителя следует,что при поступлении на его вход импульса ар.гумента каждый цикл интегрирования содержитодин или два равноценных такта...

Номер патента: 781818

Опубликовано: 23.11.1980

Автор: Грейз

МПК: G06F 17/10, G06F 7/548

Метки: вычисления, косинуса, синуса

...дели теля 2 пропорционально квадрату приращения" аргумента,а количество импульсовна выходе делителя 2 пропорционально приращению аргу. мента. Например, если ЬХ = 2, то(,д,х):4, при этом К= 2, Импульсы с выхода дели- зо теля 2 поступают на суммирующий вход счетчика 3 и на вычитающий вход счетчика 4. Так как количество этих импульсов пропор - ционально числу приращений аргумента, то всчетчике аргумента 3 синусакод пропорциона- з 5лен эначеййй х, а в счетчике аргумента 4 косинуса код пропорционален значению (- к ).На вход счетчика 5, как указывалось выше,йа-каждое приращение ь Х поступает коли О чество импульсов, равное (й зс ). Количество2. ймпульсов на выходе" двоичного умножителя10 равно- количество импульсов двоичного фМФ умножителя...

Номер патента: 796850

Опубликовано: 15.01.1981

Авторы: Варга, Галамай, Дудыкевич, Мороз

МПК: G06F 17/10, G06F 7/548

Метки: вычисления, тригоно-метрических, функций

...изменятьсяетствии с выражеЧисло в счетчикево времени в соонием бретени мул 1 х РкУстройство для метрических функц вый счетчик, три и три элемента ИЛИ элементов И. каждой со входами соответ ИЛИ, выходы первог вычисления тригонои, содержащее перруппы элементов И причем. выходы группы соединены ствующих элементов о счетчика подклю 60 е являетс х М фкй1 с) йс(с)сдГЫ 7 первого элемента ИЛИ, вход реверсивного счетчика подключен к выходу третьего элемента ИЛИ, а выходы реверсивного счетчика соединены с первыми входами элементов И третьей группы, вторые входы элементов И которой подключены к выходам третьего счетчика.На чертеже приведена блок-схемаустройства для вычисления тригонометривеских функций,Устройство содержит сумматор-вычитатель 1,...

Номер патента: 805308

Опубликовано: 15.02.1981

Авторы: Духнич, Митраков

МПК: G06F 7/548

Метки: преобразования, прямоугольные, сферическихкоординат

...содержит блоки 1-6 регистров, сдвигающие ригистры 7 и 8, сумматоры-вычитатели 9 и 10, блок 11 управления, управляющие входы 12, вход 13 угловой постоянной, выходы 14-16 Х, У и Е соответственно,Схема блока регистра содержит сдвигающий регистр 17, сумматоры-вычитатели 18-20, коммутаторы 21 и 22, информационные входы 23-25 блока, выход 26 переменной, выходы 27 и 28 переменной, сдвинутой наи 2 разрядов вправо соответственно управляющий вход 29 коммутаторов управляющие входы 30 сумматоров-вычитателей.При выполнении преобразования сферических координат в прямоугольные устройство работает следующим образом. Операнды Х, У;, с е., Р, и Е;. хранятся в соответствующих им регистрах 17 блоков 1-6 регистров, О, и хранятся в сднигающихрегистрах 7 и...

Номер патента: 807283

Опубликовано: 23.02.1981

Автор: Чуватин

МПК: G06F 7/548

Метки: вектора, поворота

...90 = у , у 1 = О, хо = 1/К 40где 6 П= Г = "Ггсь 1 п 2/В= и, 1)12 ) Перед началом работы устройства обнуляется второй регистр 10 сдвига, а в первый регистр 9 сдвига записывается аргумент -2, т. е, Оо = -2,Работа устройства заключается в следующем.В соответствии с алгоритмом (1) на 1-ой итерации блок Формирований координат вектора 1 выдает на первые входыпервого и второго элементов И 2 и 3 соответственно младшими разрядами вперед промежуточные значения координат вектора у и х. На первом и втором элементах И 2 и 3 по сигналу с первого входа устройства 11 выделяются 1 старших точных разрядов уи х;, т. е. у, и х соответственно, и умножаются на (и)-ый разряд аргумента й, поступившего на второй вход устройства 12. Полученные частичные...

Номер патента: 813421

Опубликовано: 15.03.1981

Авторы: Соломатин, Шанин

МПК: G06F 7/548

Метки: алгоритмаволдера, реализации

...для 1 -го итерационного блока 1для вычисления ( 3+1)-го шага процесса (1) являются: на входе 1 - сигнал, обеспечивающий пропускание на выход коммутатора 17 сигнала в 1(Чу; на входе 5- код , поступающий на вход 5 каждо го бпока 3., начиная со второго с, выхода сумматора-вычитателя 14 предыдущего блока 1 на вход 15 первого блока 1 код )(1 поступает с первого информационного входа устройства; на входе 6 - код , поступающий на вход 6 каждого блока 1 , начиная со второго, с выхода сумматора-вычитателя 14 предыдущего блока 1на вход 6 первого блока 1 код поступает со второго информационного входа устройства; на входе 4 - сигнал ип У , поступаюД ший на вход 4 каждого блока 1 , начиная со второго, с выхода знакового разряда...

Номер патента: 813422

Опубликовано: 15.03.1981

Автор: Козлов

МПК: G06F 7/548

Метки: вычисления, тригоно-метрических, функций

...счетчик 1, первый 2, второй 3 и третий 4 сумматоры, второй счетчик 5, первую 6, вторую 7 и третью 8 группы элементов И и элемент 9 задержки.Начальное состояние счетчиков 1,5 и сумматоров 2,3 - нулевое, а у сумматоЪра 4 - единица в разряде целой части.Второй счетчик 5 предназначен для деления количества входных импульсов на30 коэффициенты 6 и 12 соответственно по первому и второму выходам. На вход 10 устройства поступает последовательность импульсов, код суммы которых накапливается в н - разрядном гГервом счетчике 1,В 2 + - разрядном первом сумматоре 2 формируется код величины Устройство для вычисления тригонометрических функций, содержащее три сумматора, три группы элементов И, два счетчика и элемент задержки, при этом вход...

Номер патента: 813423

Опубликовано: 15.03.1981

Авторы: Калатинец, Сабадаш, Сухомлинов

МПК: G06F 7/548

Метки: алгоритма, волдера, вычислительное, дляреализации

...сдвигателя кода соединен с шиной "земля" или питание",Устройство работает следующим образом,На первую ячейку 1 на первый, второй и третий входы данных устройств 2,3 и 4 подаются соответственно значенияХ 0. Уо Яо По сигналу, подаваемомуна первый управляющий вход 5, эти значения переписываются в ведущие триггера первого, второго и третьего регистров6,7 и 8 первой ячейки. После этого сигнал с первого управляющего входа 5 снимается, а на второй управляющий вход 9подается, в результате чего числа из ведущих триггеров переписываются в ведомые. Затем из регистров непосредственнои через первый 10 и второй 11 сдвигатели из третьего сдвигагеля 12 осуществляется подача чисел в сумматоры 1315. На первый сумматор 13 из первогорегистра 6 подаегся Х и...

Номер патента: 813438

Опубликовано: 15.03.1981

Авторы: Волынец, Клавинг, Попова, Терентьева

МПК: G06F 7/548

Метки: координат, цифровой

...этом случае один интеграторвыполняет функции всех интеграторов поочередно,На чертеже представлена блок-схема25 устройства,Устройство содержит генератор 1 тактовых импульсов, первый элемент И 2,первый счетчик 3, первый цифровой интегратор 4, второй цифровой интегратор5, третий цифровой интегратор 6, четвертый цифровой интегратор 7, пятыйцифровой интегратор 8, шестой цифровойинтегратор 9, второй счетчик 10, третийсчетчик 11, второй элемент И 12, третий элемент И 13, первый элемент ИЛИ3514, второй элемент ИЛИ 15, третий элемент ИЛИ 16, блок 17 начальных условий.Устройство работает следующим образом,40Для определения Э ив регистрыподынтегральной функции интеграторов 7и 8 в счетчик 11 записывается Х, в регистры подынтегральной функции...

Номер патента: 824207

Опубликовано: 23.04.1981

Авторы: Ахметов, Гусев, Пелевин, Цветков

МПК: G06F 7/548

Метки: вычисления, функций

...устройства, где,вырабатываютсяфункции синуса и косинуса о которые поступают в блок 5 умножителей,как адни из сомножителей. Входные переменные Хи У в виде параллельно-.го двоичного кода поступают на входы1 и 2 и блок 3 сдвига, в кото 6 ом происходит сдвиг переменных Х и У влево до появления старшей значащейединицы, наибольшей из входных пе, ременных Х, и У в старшем разряде,при этом число сдвигов входных переменных .одинаково. Так, например, если Х=О 0001010, У=00100110, то на выходе блока 1 сдвига получаем сдвинутые коды .входных переменных Х=00101000 У 10011000 ф тлеХф ХУ, =У,2 где К=2,Далее сдвинутые коды входных переменных.Ха и Уц поступают черезкоммутатор 4 на вход умножителей 5,как вторые сомножители. В блоке 5 умножителей...

Номер патента: 826344

Опубликовано: 30.04.1981

Авторы: Денисов, Духнич, Митраков

МПК: G06F 7/548

Метки: арифметическое

...для выработки по номеру первых восьми итераций последовательности восьми значений (см. таблицу), соответствующих углу 49 53 О 000 001 010 01 ОО 110 При подаче на вход дешифратора ко-да номера первой итерации на выходе .первой схемы И появляется сигнал ь"соответствующий = +1, при подачена вход дешифратора кода второй ите 3 8соединены со вторыми входами соответственно второго и первого сумматороввычитателей, выходы первого и второго сумматоров-вычитателей соединенысоответственно со вторыми входамистарших разрядов первого и второгорегистров, первый и второй выходыустройства соединены с выходами соответственно первого и второго сумматоров-вычитателей, дополнительновведен дешифратор, причем вход дешифратора соединен с управляющим входом...

Номер патента: 832555

Опубликовано: 23.05.1981

Авторы: Ахметов, Гусев, Циделко

МПК: G06F 7/548

Метки: вычисления, тригоно-метрических, функций

...знака, полученного в предыдущей итерации; на выходе схема 5 сравнения получаем значение оператора знакакак результат сравнения эначенйя входной переменной 9 и содержимого накапливающего сумматорааргумента, значение оператораиспользуется на последующей итерации; константы синуса и косинуса угла . - с выходов блока 1 одностооонней памяти подаются на соответствующие входы блока 2 умножения, на другие входы которых подаются значения предыдущих приближений функции синуса и косинуса, которые выводятся с выходовалгебраических сумматоров 3 и 4; блок2 умножения осуществляет перекрестное перемножение входных операторовдля реализации произведений в уравнениях (2),затем в зависимости отзначения оператора знака предыдущейитерации алгебраические...

Номер патента: 840894

Опубликовано: 23.06.1981

Авторы: Горбиль, Демко

МПК: G06F 7/548

Метки: вычисления, тригонометри-ческих, функций

...количества входных импульсов на коэффициант 202/5. Делитель 9 делит,чис ло входных импульсов на коэффициенты 101/96 и 101/48,устройство работает следующим образом. 60С входа 1 последовательность импульсов поступает через элементы 5 р 8 задержки на вход делителя 9, с йец вого выхода которого уменьшенная в 101/96 раз эта последовательность поступает на и-разрядный счетчик 12,в котором накапливается кодЯ 6 -и Я 6 8:Б 2 - 0.: - Х 2, (Ъ) 101 1 о 1 1 который через элемент И 10 поступает на вход сумматора 11, на вход вычитания которого со второго выхода делителя 9 поступает последовательность входных импульсов, уменьшенная в 101/48 раз, В 2 п - разрядном сумматоре 11 накапливается кодЕ(96 48) .1 ПФВ 2 96 ) -Йп ( ) 21 окоторый через элемент...

Номер патента: 842801

Опубликовано: 30.06.1981

Автор: Киселев

МПК: G06F 7/548

Метки: координат, цифровой

...цикла второго вы 1 числения, во втором такте которого определяется код координаты г 2.Запуск второго вычисления осуществляется по ИЗВ 15, синхронизиро ванных относительно И 21 так, что каждый ИЗВ 15 поступает на устройство в периоде И 21.Каждый ИЗВ 15 поступает на блок 12 управления и устанавливает триггеры 53 и 56 в 1, Триггер 53 снимает сигнал фиксированной установкив 0 с триггеров 56 и 58, а триггер 56 - с триггера 55, Кроме того, по каждому ИЗВ 15 блок 12 управления на выходе 24 генерирует импульс И 24, а на выходе 28 - импульс И 28, По И 24 в счетчик 4 записывается код /У 2/ а в счетчик 5 код /Х 2/, а по И 23 функциональный преобразователь 8 устанавливается в ффоффПосле осуществления очередного периода Тф устройство подготовлено к...

Номер патента: 857979

Опубликовано: 23.08.1981

Авторы: Борисова, Грибков, Кошелев, Степукова

МПК: G06F 7/548

Метки: вектора, вычислительное, поворота

...лФ пьп Х"-Х 4 -,а .г 14-" П - Х 11,(12) В результате подготовительной итерации необ.ходимо обеспечить на выходе сумматора.вычи.тателя 11 значение х, что достигается подключением входа 23 мультиплексора 7, обеспечением на выходе сдвигателя 9 нуля за счет1 снятия стробирующего сигнала, установкой кода суммирования на сумматоре-вычитателе 11.Аналогичным образом на выходе сумматоравычитателя 12 получаем 1,. Первая итерация этапа 1 Т начинается с записи в регистры 1 и 4 значения х ; в регистры 2 и 3 записывается у . В вычислении формулы (3) принимают участие регистры 1 и 3, мультиплексор 7, сдвигатель 9, сумматор. вычитатель 11. На выходе сумматора-вычитателя 11 имеем у, Одновременно вычисляется фор. мула (4) с участием регистров 2 и 4,...

Номер патента: 857980

Опубликовано: 23.08.1981

Авторы: Жук, Савостьянов, Шитиков

МПК: G06F 7/548

Метки: масштабный, цифровой

...сжатой шкалы также являются соприкасающимися.15 Каждый 1 -1 интервал значений сжатойшкалы определен точкой начала этогоинтервала, соответствующего значению 1, и и точкой конца этогоинтервала, соответствующей значению 20 ( и,ох При этом имеет место ра, пахвенстзо1, оаГ ,щи ф -1 . (9)Значения, соответствующие точкамначала (1 1) -го интервала сжатой р 5 шкалы, предварительно вычисляются сучетом формулы (3) по Формуле-- У. ф -ЮЬ(+, пИИ 1,сии И ( О)где ,Максимальное количествоинтервалов разбиения шкал фиксировано иравно количеству констант, которыемогут быть поданы одновременно навходы каждого из коммутаторов 4 и 5.Сжатую шкалу будем задавать конснатнами и , К, а также двоичноймаской М и константами У , определяемыми ниже. Константы и и...

Номер патента: 868753

Опубликовано: 30.09.1981

Авторы: Абашин, Крюков

МПК: G06F 7/548

Метки: вычисления, синусно-косинусных, функций, цифровое

...Тогда исходный вектор представлен углом 9 щ, а общее количество возможных первоначальных положений вектора определяется величиной 2 Таким образом, первые в итераций не выполняются. Модуль вектора выбирается равным такой величине, чтобы при выполнении останших ся (и-ш) итераций он увеличился до единичного значения. Начальные координаты вектора х и у определяются с помощью блока 11, представляющего собой постоянное запоминающее устройство емкостью 2 слов или комбинационную схему на основе программно-логической матрицы. Первые т разрядов угла М , таким образом, являются соответственно адресом постоянного запоминающего устройства или входом программно-логической матрицы.Значения начальных координат вектора хс и уо вычисляются заранее...

Номер патента: 868754

Опубликовано: 30.09.1981

Автор: Деркунов

МПК: G06F 7/548

Метки: вычисления, косинуса, синуса, угла

...имеющий дваканала, каждый из которых содержитэлементы 2 И-ИЛИ, число которых равночислу разрядов Формируемого кода. Напервые входы первых элементов И каждого разряда поступает код с первоговыхода шифратора, а на первые входывторых элементов И - код со второговыхода шифратора элементов. На вторые входы элементов И подаются сигналы управления с дешифратора 7 октантов, Ко входу дешифратора октантов подключены три старших разряда кода угла. Они несут информацию о номере октанта, в котором находится угол, значение синуса и косинуса которого необходимо вычислить.Восемь выходов дешифратора 7 объединены в группы по четыре элемента ИЛИ. Первый элемент ИЛИ объединяет дешифрованные сигналы 1, 4 5, 8-ого октантов, второй - 2, 3, б, 7-ого октантов....

Номер патента: 871161

Опубликовано: 07.10.1981

Автор: Каплуов

МПК: G06F 7/548

Метки: постоянного, стабилизатор

...4 с опорным диодом 5., элемент 6 с нелинейным сопротивлением, которые являются основными деталями схемы, выпрямители 7 и 8 используются по своему назначению, резистор 9 служит871161 Формула изобретения Составитель С.ЧернышеваТехредМ.Рейвес Корректор Н.Швыдкая р Г.Петрова е/21 Тираж 943 Подписно ВНИИПИ Государственного комитета СССР по делам изобретений и,открытий 113035, Москва, Ж, Раушская наб., д..Проектная,для установки режима работы транзистора, резистор 10 для ограничения тока, резистор 11 для подстройки, конденсатор 12 выполняет роль Фильтра, а резистор 13 заменяет эквивалентную нагрузку.Показаннйе элементы схемывыполняют две Функции. Первая из них высокоточная стабилизация напряжения с погрешностью до 0,05 - 0,1% от выходного...

Номер патента: 871162

Опубликовано: 07.10.1981

Автор: Киселев

МПК: G06F 7/548

Метки: координат, цифровой

...цикл по содержимому регистров1, 2 по сигналам, вырабатываемым на выходах 17, 24 и 25 арифметического блока 7 (на выходе 17 выраба-тывается информационный сигнал С 17, а выходе 25 - управляющий сигнал .П 25 такой, что если арифметический 45 блок 7 занят вычислением, то П 25=1,а если - .свободен то П 25=0) и повходным управляющим и синхронизирующим сигналам:сигналам. управляющего двухразряд 50 убого кода . а 1 и а 2 (а 1 и а 2 разрядные цифры кода), поступающим с входов 8 на управляющие входы коммутатора 3 и арифметического блока 7;Управляющим сигналам П 9, П 10 и П 11 соответственно поступающим с входов 9, 10 и 11 на управляющие входы коммутатора 4, функционального. преобразователя б и на управляющий вход арифметического блока 7;импульсу...