Генератор тестов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 0 Р 11 26 59 ОПИСАНИЕ ИЗОБРЕТЕН фйБЛ"-,Кд Р 23 .Карпенко,дь и В,С.Воло 54) ГЕНЕР57) Изобрительнойользовано АТОР ТЕСТОВ етение относится технике и может б в аппаратуре кон ования цифровых у- расширение об счет реализации ции тестов для те имеющих двунапр ы. Генератор содк вычис 1 ть истроля иэлов, Целласти при диагностир изобретения менения за ти:.генера ния блоков входы/выходвозможнос тирова вленны и ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ СКОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство ССУ 642711, кл. О 06 Р 11/22, 197Авторское свидетельство СССРУ 836635, кл. 0 Об У 11/22, 197 блок 2 памяти тестов для хранениятеста, блок 10 памяти реакций длярегистрации реакций контролируемогоблока, регистр 4 для хранения тестовых , слов, считанных из блока 2 памяти тестов, регистр б реакций дляприема реакций, записываемых в. блок10 памяти реакций, коммутатор 7 дляопределения направления включейиявыводов контролируемого узла, счетчик 3 адреса для адресации блока 2памяти тестов и блока 10 памяти реакций, элемент 1 задержки для форми=рования сигнала выборки, счетчик 5для отсчета тестовых слов между сменами направления включения выводовконтролируемого блока, элемент НЕ 9,элементы И 8, 12, 13, триггер 14,элемент ИЛИ 15 для распределения считываемых из блока 2 памяти тестовслов между регистром 4, коммутатором 7 и счетчиком 5, В процессе тес40506тирования из блока 2 памяти тестов считываются слова. Слово, определяющее направление включения двунаправленных выводов контролируемого блока, принимается в коммутатор 7;,слово, определяющее количество тестовых слов до смены направления включения выводов контролируемого блока, принимается в счетчик 5, тестовые слова принимаются в регистр 4 и через коммутатор 7 поступают на входы контролируемого блока 11. С выходов контролируемого блока 11 реакции через коммутатор 7 принимаются в регистр Ь реакций, с выходов которого записываютсяв блок 10 памяти реакций. Наличие вустройстве счетчика 5, элементов 8,9, 12, 13, 15, триггера 14 и введениев последовательность тестовых словпар управляющих слов позволяют изменять направление включения выводовконтролируемого блока при каждом считывании из блока 2 памяти тестов пары управляющих слов. 3 ил,.Изобретение относится к автоматике, вычислительной технике и может быть использовано для контроля и ди". агностики цифровых блоков.Цель изобретения - расширение области применения за счет реализации возможности генерации тестов для тестировайия блоков, имеющих двунаправленные входы/выходы.На Фиг.1 показана структурная схема генератора; на фиг. 2 - временная1диаграмма; на фиг. 3 - коммутатор,Генератор содержит элемент 1 за.держки, блок 2 памяти тестов, счетчик 3 адреса, регистр 4, счетчик 5, регистр 6 реакций, коммутатор 7, элемент И 8, элемент НЕ 9, блок 10 памяти реакций, контролируемый блок 11,элементы И 12 и 13, триггер 14, элемент ИЛИ 15, синхровход 6, шину 17 ввода тестов в блок памяти тестов, вход 18 сброса, выходную шину 19, ин" формационный выход 20 (не показан) реакции контролируемого блока 11.Коммутатор 7 (Фиг.3) содержит триггеры 21,1-21.п, шинные формирова тели 22.1-22,п, выходы 23.1-23,п раз рядов с данных, входы 24.1-24,п раз"рядов данных, входы 25.1-25.п разрядов управляющих слов, синхровход 26 приема управляющих слов (п - число входов/выходов контролируемого блока).Устройство работает следующим образом.Контролируемый блок 11 имеет пвыводов,;каждый из которых может быть входным и выходным, Кроме того,О 5 20 ЗО 35 т выводов (О (ш п) блока 11 дву"направленные. Для контроля блока 11с помощью одного теста необходимов процессе тестирования менять направление включения выводов путемуправления коммутатором 7.Это управ"ление осуществляется с помощью управляющих слов, записанных наряду с тестовыми.словами в блоке 2 памяти тестов, Последовательность слов, считываемых из блока 2 памяти тестов, начинается с двух управляющих слов,Первое слово указывает входы и вы"ходы блока 11, второе слово - количество тестовых слов, которые будутсчитаны из блока 2 памяти тестов досмены направления включения выводовш (до следующей пары управляющихслов), Считывание из блока 2 памятитестов происходит непрерывно по синх"росигналам шины 16,В исходном состоянии счетчик 3адреса, счетчик 5 и триггер 14 сброшены сигналом сброса, поступающимна вход 18 сброса.По шине 17 в блок 2 памяти записан тест. При поступлении тактовыхимпульсов с входа 16 на счетныйвход счетчика 3 адреса (счетчикработает по заднему Фронту тактовыхимпульсов) и на вход элемента 1 задержки (элемент задержки Формируетсигнал выборки, задержанный относительно тактовых импульсов на времяТ) из блока 2 памяти тестов считы"ваются тестовые слова, При считывании управляющих слов выход заемасчетчика 5 равен логическому нулю ичерез элемент И 8 блокирует поступление тактовых импульсов через элемент И 12 на вычитающий вход счетчика 5 и вход синхронизации регистра54 и открывает через элемент НЕ 9 прохождение тактовых импульсов черезэлемент И 13 на вход синхронизациитриггера 14, который, переключаясь,вырабатывает синхросигнал в коммута- .10тор 7 и разрешает прохождение тактовых импульсов через элемент ИЛИ 15на вход записи счетчика 5,Триггер 14 реализован на стандарт" ном элементе 530 ТМ 2, на В-вход которого подключен выход элемента И,который объединяет два входа сброса.Первые их пары управляющих слов записываются в коммутатор 7, вторые в счетчик 5, после чего сигнал на выходе элемента И 8 становится равнымлогической единице, запрещая выработку сигналов записи в коммутатор 7 исчетчик 5 и разрешая прохождение тактовых импульсов через элемент И 12. С выхода регистра 4 тестовые слова через коммутатор 7 поступают на входы контролируемого блока 11, с выходов которого слова реакций через комсигналом переноса счетчика 3 адреса в начале каждого цикла,Счетчик 5 реаключен выход элемента ИЛИ.В случае отсутствия у контролируе"50 мутатор 7 и регистр б реакции записываются в блок 10 памяти реакций.По окончании тестирования накопленные реакции считываются по шине 20 30 ческом считывании теста из блока 2памяти тестов счетчик 5 сбрасывается лизован на стандартном элементе533 ИЕ 7, на вход сброса которого под лу тактов контроля.Работа коммутатора 7 происходит следующим образом.При поступлении импульса на синхровход 26, триггеры 21,1-21 п устанавливаются в состояние, соответствующее значениям сигналов на входах разрядов управляющих слов 25,1-25,п. Состояния триггеров 21,1-21,п определяют направление передачи данных , через соответствующие шинные формирователи 22,1-22.п. Так, например, шинный формирователь 22.1 может пропускать информацию с входа 24,1 раз 55 мого блока 11 двунаправленных выводов второе слово первой пары управ"ляющих слов содержит код, равный чис- дб ряда данных на вход/выход 19.1, либос входа/выхода 19,1 на выход 23,1разряд данных.Формула изобретенияГенератор тестов, содержащий регистр, триггер, коммутатор, о т л ич а ю щ и Й с я тем, что, с целью расширения области применения путем реализации возможности генерации тестов для тестирования блоков, имеющих двунаправленные входы-выходы, генератор содержит блок памяти тестов, счетчик, элементзадержки, счетчик адреса, три элемента И, элемент НЕ, элемент ИЛИ, причем вход синхронизации генератора соединен со счетным входом счетчика адреса, с входом элемента задержки, с первыми входами первого и второго элементов И и элемента ИЛИ, выход которого соединен с первым входом третьего элемента И и входом записи счетчика, выход заема. которого соединен с вторым входом третьего элемента И, выход которого соединен с вторым входом первого элемента И и через элемент НЕ - с вто-. рым входом второго элемента И и входом синхронизации триггера, прямой выход которого соединен со стробирую- . щим входом коммутатора, выход которого является выходом генератора, вход сброса которого соединен с входами сброса счетчика адреса, счетчика и триггера, инверсный выход которого соединен с Р-входом триггера и с вторым входом элемента ИЛИ, выход первого элемента И соединен с синхровходом регистра и входом управления счетчика, вход блокировки которого соединен с выходом заема счетчика адреса, группа разрядных выходов которого соединена с группой адресных входов блока памяти тестов, синхровход которого соединен с выходом элемента задержки, выход второго элемента И соединен с входом сброса триггера, выходы поля тестов блока памяти соединены с информационными входами регистра, выходы которого соедине" ны с информационными входами коммутатора, управляющие входы которого соединены с выходами поля управления блока памяти тестов, выходы поля числа тестовых слов в текущем наборе блока памяти тестов соединены с информационными входами счетчика.