Устройство для контроля цифровых блоков

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 505 1 26 Ц 11 0 0 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРпо делАм изОБРетений и ОтнРытий САНИЕ ИЗ Е УСТРОЙСТВОВ РОВЫХ НТРОЛЯ 54 ЛО юл, 923 ома- может носится к а Изобретение и вычислител ой ехникеонтроля тике быть ЭВМ. спользовано ель изобрет для ния мож СССР979.СР видетельство06 Р 11/00,идетельство С06 Р 11/26,асширен теи за сче ровых блок выходах з ля ц отор 1984с(56) АвторскоеУ 949659, кл. ОАвторское свУ 1166121, кл. ВИДЕТЕПЬСТВУ Функциональных воз обеспечения контро ,формирующих на нек1405059 один тестовый набор количество импульсов, более двух. Устройство содержит " блок управления 1, генератор тестов 2, контролируемый цифровой блок 3, счетчик адреса 4, блок памяти 5, первую и вторую группы триггеров б,7, элементы задержки 8, 9, группу счетчиков 10, элементы ИЛИ 11, 12, триггеры 13, 14, схему сравнения 15, дешифратор 16, вход 17 пуска, выход18 "Исправно", выход 19 "Неисправно", выход 20 сбоя устройства, Блок 1 управления содержит триггер 21 пуска, элемент 22 задержки, элемент 23 ИЛИ. К входам вычитания счетчиков 10 10 подключены выходы контролируемого цифрового блока 3, на которых Формируется большое количество импульсов при подаче одного тестового масИзобретение относится к автоматике и вычислительной технике и можетбыть использовано в качестве встроенной системы контроля цифровых блоковв процессе эксплуатации. 5Цель изобретения - расширениеФункциональных возможностей путемобеспечения контроля цифровых блоков,формирующих на некоторых выходах заодин тестовый набор количество импуль сов, большее двух,На чертеже приведена Функциональная схема устройства.Устройство содержит блок 1 управления, генератор 2 тестов, контроли 15руемый цифровой блок 3, счетчик 4 адреса, блок.5 памяти, первую и вторую6 и 7 группы триггеров,.элементы за, держки 8 и 9, группу. счетчиков10 ,10, первый 11 второй 1220элементы ИЛИ, триггеры 13 и 14,схему 15 сравнения, дешифратор 16,вход 17.пуска, выход 18 "Исправно",выход 19 "Неисправно"., выход 20 сбояустройства,Блок 1 управления содержит триггер21 пуска, элемент 22 задержки, элемент ИЛИ 23,К входам вычитания счетчиков10,110 подключены выходы контро30 сина. На блоке сравнения 15 происходит сравнение результата реакцииконтролируемого цифрового блока 3при поступлении определенного тестового массива с правильным (напередизвестным) результатом для этого тестового массива. Сущность изобретениязаключается в организации подсчетаколичества импульсов высокой частотыконтролируемого цифрового блока нареверсивных счетчиках и в сравненииэталонного кода и кода, полученногов результате тестирования на блокесравнения. Изобретение позволяетрасширить функциональные возможностипутем обеспечения контроля высокочастотных выходов проверяемого блока.1 ил. 2лируемого цифрового блока 3, на которых формируется большое количествоимпульсов при подаче одного тестового массива. На схеме 15 сравнения происходит сравнение результата реакцииконтролируемого цифрового блока 3при поступлении определенного тестового массива с правильным (напередизвестным) результатом для этого тестового массива,Устройство работает в режиме про.верки цифровых блоков и в конструк-.тивном исполнении может быть встроен"ным в систему или внешним,Устройство, работает следующим образ омвПо сигналу начальной установки(не показан) в счетчик 4 .адреса записываются уровни логической единицыс его информационных входов и на выходы дешифратора 16 устанавлнваетсянулевой потенциал (управляющий входдешифратора 16 не показан),Б режиме контроля на вход 17 поступает сигнал, устанавливающий триг"гер 21 в единичное состояние, запуская тем самым генератор 2 тестов,По сигналу запуска на выходе генера".тора тестов 2 вырабатывается сигналметки начала тестирования (началоподачи первого тестового набора), который устанавливает в нулевое состояние группы 6 и 7 триггеров и триггеры 13 и 14, т.е. на выходах 18-205 устанавливаются уровни логического нуля. Одновременно этот сигнал увеличивает содержимое счетчика 4 на "+1", т.е. в данном случае переводит его в состояние 0. Из блока 5 памяти происходит считывание по нулевомуадресу (блок 5 памяти установлен в режим постоянного считывания, сигнал считывания не показан), Информация с выходов блока 5 записывается в соответствующие счетчики 10 по сигналу метки начала тестирования, задержанному на элементе 9 задержки, указывая тем самым правильное количество импульсов, которые должны быть на 20 соответствующих выходах контролируемого блока 3, На другой группе выхо" дов блока 5 памяти устанавливается правильная информация, которая должна быть в результате тестирования 2 Б на выходах блока 3. По сигналу запуска генератор 2 тестов начинает вырабатывать тестовые наборы, которые поступать на вход контролируемого блока 3, После подачи тестового набора 30 на выходах блока 3 появляется выходной набор импульсов, по переднему фронту которых записывается единичная информация в группу триггеров 6. Если на каком-то выходе блока 3 образуется переходной процесс, например, в виде двух импульсов, то первый импульс с триггера 6 группы вторым импульсом переходного процесса перепишется в триггер 7 группы, Одно 40 временно .импульсы с выходов блока 3 уменьшают содержимое соответствующих счетчиков 10 на "-1". После прохождения первого тестового массива на выходах группы триггеров 6 записан 45 результат контроля выходов блока 3, а в счетчиках 10 - результат контроля по другой группе выходов. Далее генератор 2 тестов вырабатывает сигнал метки конца тестирования (для данного тестового набора), который записывает результаты тестирования в триггеры 13 и 14, При правильной работе блока 3, на выходах счетчиков 10 - нули, на выходе элемента ИЛИ 11 - 55 нуль (т.е. в триггер 13 записывается нулевой сигнал), на выходе схемы , 15 сравнения - единичный уровень, который записывается в триггер 14. Единичный сигнал на выходе 18 - "1", 9 " "0". При изменении количества импульсов на выходах второй группы выходов блока 3 на выходе счетчиков 10 (минимум на одном) и на выходе элемента ИЛИ 11 - единичный уровень, на выходе 19 - "1". При несравнении на схеме 15 сравнения в триггер 14 запишется нулевая информация. При правильной реакции блока 3 на первый тестовый набор генератор 2 посылает следующий тестовый набор, снова вырабатывает сигнал метки начала тестирования, по которому содержимое счетчи" ка 4 адреса увеличивается на "+1", т.е. из блока 5 памяти информациисчитывается по следующему адресу иснова записывается в счетчики 10 и по"ступает на входы схемы 15 сравнения,Вабота устройства продолжается домомента проверки контролируемого блока 3 по последнему тестовому набору.После этого сигнал с входа 17, задержанный на элементе 22, поступает через элемент ИЛИ 23 на оинхровходтриггера 21, устанавливая его в нулевое состояние. Режим контроля закончен.При неправильной работе блока 3по одному из тестовых наборов, на выходе дешифратора 16 формируется сиг"нал единичного уровня, который черезэлемент ИЛИ 23 сразу прекращает работу устройства,Длительность сигнала на входе 17должна быть больше суммы задержкисигнала на триггере 21, времени выработки сигнала метки начала тестирования генератором 2; максимальноговремени установки в нулевое состояниегрупп 6, 7 триггеров и триггеров 13и 14,задержки сигнала на дешифраторе 16 и элементе ИЛИ 23Формула и з обретенияУстройство для контроля цифровых блоков, содержащее генератор тестов, счетчик.; адреса, блок памяти, схему сравнения, первый триггер, две группы триггеров, причем выходы триггеров первой группы соединены с первой , группой входов схемы сравнения, груп, па разрядных выходов счетчика адреса соединена с группой адресных входом блока памяти, о т,л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей505 Составитель А.СиротскаяТехред М.Дидык Корректор М.Васильева Редактор С,11 атрушева Заказ 3107/54 Подписное Тираж 704ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д, 4/5 Производственно-полиграФическое предприятие, г. Ужгород, ул. Проектная, 4 5 140 путем обеспечения контроля цифровых блоков, формирующих на некоторых выходах за один тестовый набор количество импульсов, большее двух, устройство содержит группу счетчиков, два элемента задержки, два элемента ИЛИ, , дешифратор, второй триггер,и блок управления, содержащий элемент за держки, элемент ИЛИ и триггер пуска, причем выходы поля тестов генератора тестов являются выходами устройства для подключения к входам контролируемого цифрового блока, выход признака начала тестового набора генератора тестов соединен счетным входом счетчика адреса, с входами сброса триггеров первой и второй групп, первого и второго триггеров и через первый элемент задержки - с входами записи счетчиков группы, информационные входы которых соединены с соответствующими выходами задания числа импуль-, сов, возникающих на выходах контролируемого цифрового блока, блока памяти, группа выходов эталонного отклика которого соединена с второй группой входов. схемы сравнения, выход "Неравно" которой соединен с Р- входом первого триггера, выход кото" рого является выходом исправной работы устройства и соединен с первым информационным входом дешифратора,торой информационный вход которого соединен с выходом второго триггера и является выходом неисправности устройства, выход первого элемента ИЛИ соединен с выходом сбоя устройства и с третьим информационным входом дешифратора, входы первого элементаИЛИ соединены с выходами триггероввторой группы, входы синхронизациикоторых являются входами устройствадля подключения к первой группе выходов контролируемого цифрового блока и соединены с входами соответствующих триггеров первой группы, Р входы которьо; подключены к шине еди-ничного потенциала устройства, группа Э-входов триггеров второй группысоединена с группой выходов триггеров первой группы, группа входов 1 Б управления вычитанием счетчиков группы является группой входов устройства для подключения к второй группевыходов контролируемого цифровогоблока выход признака конца тестиро 2 п вания генератора тестов соединеначерез второй элемент задержки с Свходами первого и второго триггеров,Р-вход второго триггера соединен свыходом второго элемента ИЛИ, входы 25 которого соединены с разрядными выходами счетчиков группы, вход пускаустройства соединен с единичным входам триггера пуска блока управления и через элемент задержки блока З 0 управления - с первым входом элемента ИЛИ блока управления, второй входи выход которого соединены с выходомдешифратора и с С-входом триггерапуска блока управления соответствен нор Р-Вход и ВыхОд триггера пускаблока управления соединены соответственно с шиной нулевого потенциалаустройства и входом пуска генератора,тестов.