G06F — Обработка цифровых данных с помощью электрических устройств
Устройство для двунаправленной передачи информации
Номер патента: 1283742
Опубликовано: 15.01.1987
Авторы: Варго, Дворников, Лазарчук, Ткаченко
МПК: G06F 13/00
Метки: двунаправленной, информации, передачи
...вход приемника 2, делитель 8и к дополнительным устройствам (непоказаны), На выходе приемника 2 держится низкий уровень напряжения, поддерживающий передатчик 4 в состояниивыключеноСнятие сигнала микроЭВМ приводитк появлению высокого уровня напряжения на первом входе приемника 1, затем с задержкой, равной задержке 5 Ораспространения приемника 1, появлению низкого уровня, напряжения на входе передатчика 3, втором входе приемника 2 и входе элемента 6 задерж"ки, далее с задержкой, равной эадержке распространения передатчика,3 привыключении с появлению высокогоуровня напряжения на первом входеприемника 2, На третьем входе прием 2 2ника 2 низкий уровень напряжения появляется относительно второго входа этого приемника с задержкой, равной...
Многофункциональный логический модуль
Номер патента: 1283744
Опубликовано: 15.01.1987
Автор: Шалыто
МПК: G06F 7/00
Метки: логический, многофункциональный, модуль
...модуля, подаютсяконстанты О и 1 в порядке, определяемом верхней половиной столбцазначений функции антидвойственной кзаданной, т,е, функции(О,х1х).На вход, образующий первую группу 4 информационных входов модУля, 55подается переменная х . На входы,второй группы 5 информационных входов модуля подаются переменные ххдх. На первом выходе 12 модуля реализуется заданная функиия1(х х . х).Для того, чтобы навтором выходе 13 модуля одновременно реализовывалась функцияантидвойафственная заданной 1 (хх , ,х),на вход 3 задания режима работыдолжна быть подана константа О, Длятого, чтобы на втором выходе 13 модуля одновременно реализовывалась функция, двойственная заданной Г(хх,х ), на вход 3 задания режимаработы должна быть подана константа 1,П р...
Многофункциональный модуль
Номер патента: 1283745
Опубликовано: 15.01.1987
Автор: Черепов
МПК: G06F 7/00
Метки: многофункциональный, модуль
...входами первого элемента И и первого элемента ИЛИ, выход которого соединен с первым входом второго элемента И, второй вход которого соединен с третьим входом модуля, четвертый и пятый входы которого соединены с первым и При равной доступности прямых иинверсных выходов источников информации и возможности отождествлениявходов устройства, оно позволяетреализовать также и произвольные(в том числе и повторные) ДНФ изсеми и менее букв,П р и и е р. Реализация повторной ДНФ из семи букв Р=УУ Уч У, У 4 ч,ч уу 5 с помощью устройства,При настройке ха=1 х =1, х =Оустройство реализует формулу х,хх ччх 4 х чх х, При х, - у х У У,Х 4 У 4 Х 5 У 5Х 6 У 1 Х У УСтРОйство реализует заданную формулу вторым входами третьего элемента И, выход второго...
Вычислительное устройство
Номер патента: 1283746
Опубликовано: 15.01.1987
Авторы: Баронец, Берштейн, Калачев, Мелихов, Новиков
МПК: G06F 7/00
Метки: вычислительное
...сигналами, подаваемыми на нину 20 и вход18 устройства, а Ь может приниматьзначения, хранящиеся в любом иэ регистров блока памяти, который управляется сигналами, подаваемыми нашину 21 устройства.Обозначим выход мультиплексорафъ.7 а , выход мультиплексора 8 - ЬВ зависимости от управляющего сигна 25 ла 15 а может равняться или а, илиинверсии э т,е, э аналогично, взависимости от управляющего сигнал 1 Iла 4, Ь может принимать значения Ъили )Ь,30Узел выполнения операций состоитиз схемы 2 сравнения, сумматора 3, мультиплексора 6 и дешифратора 1.Он представляет собой комбинационную схему. Обозначим выход мультиплексора 6 Команды, выполняемые этим узлом,представлены в таблице,В таблице приведены следующиеобозначения:э, - выход...
Устройство для сравнения числа единиц в двоичных кодах
Номер патента: 1283747
Опубликовано: 15.01.1987
Автор: Шагинян
МПК: G06F 7/02
Метки: двоичных, единиц, кодах, сравнения, числа
...записываются в регистры 11 и1, На выходах 1-ых пороговых элементов 21-2 и 3,-3,1, где х=1,2.и, сигнал логической единицы формируется в том случае, если количество единиц в сравниваемом коде Ьа х,Пусть число единиц в нервом кодеЬ, больше, чем.во втором Ь , т.е,Ь,Ь, Тогда логическая единица формируется на выходах элементов И 5, ,тФ 151, ,., 5, а также на выходе эле 11мента ИЛИ 6 и выходе Больше 9 устройства,Если Ь 14 11 , то на выходах всех элементов И 5 -51, и выходе 9 устройсТва логический йуль. Если Ь=Ь,тс ,эта ситуация фиксируется блоком 7 поразрядного сравнения кодов на .равенство, при этом на выходе "Равно" 10 устройства логическая единица. Формула изобретенияУстройство для сравнения числаединиц в двоичных кодах,...
Устройство селектирования аналоговых сигналов
Номер патента: 1283748
Опубликовано: 15.01.1987
МПК: G06F 7/04
Метки: аналоговых, селектирования, сигналов
...инвертора 7(3). Элемент Иб(3) срабатывает, и на его выходепоявляется 1. Этот сигнал несет ин 5 Формацию о том, что в данный моментвремени наименьшее значение имеетсигнал, поступающий на вход 3,Тактирование устройства осуществляется логическими 1, поступаю 2 О шими поочередно на входы 9(1)9(И), При использовании предлагаемого устроиства в схеме автоматического управления химическим реакторомпериодического действия эти сигна 25 пы Формируются ксмпараторами, навыходах которых появляется логическая 1 в момент окончания подачи со 1ответствующего компонента в реактор,В примере первая логическая 1 по 30 ступает на вход 9(3), Это вызываетпереключение ключа 1(3) таким образом, что выход задатчика 2 подключен к второму входу компаратора 3(2),на...
Устройство для уплотнения -разрядного двоичного кода
Номер патента: 1283749
Опубликовано: 15.01.1987
МПК: G06F 7/38
Метки: двоичного, кода, разрядного, уплотнения
...форми - руется признак четности числа, полученного в результате восстановления. Сигналы с выходов блоков 14 и 5 суммируются по модулю два в сумматоре 7, Результат суммирования сравнивается с признаком чс"ности, формируемым на выходе блока 13 определения четности, При совпадении признаков на выходе элемента 20 ИСК.7 ГЧАЩЕЕ ИЛИ-НЕ формируется первый единичный сигнал, свидетельствующий о правильности выполнения операции восстановления,Наряду с этим сигнал признака четности с выхода блока 15 определения четности суммируется в сумматоре 18 по модулю два с сигналом признака четности кода числа, содержащимся во вспомогательном регистре после операции восстановления (оставшаяся часть исходного числа), формируемым на выходе блока 6 определения...
Устройство для умножения
Номер патента: 1283750
Опубликовано: 15.01.1987
Авторы: Дичка, Корнейчук, Тарасенко, Хаддад
МПК: G06F 7/49
Метки: умножения
...20 Формула изобретенияУстройство для умножения, содержащее регистры множимого, множителя и результата, два коммутатора, сум матор идополнительный регистр, причем выход сумматора соединен с информационным входом регистра результата, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродейст - 30 вия, в него введены блок определения большего числа, блок определения меньшего числа, третий коммутатор, вычитатель, блок управления, содержащий два ВЯ-триггера и три элемента задержки, причем вход запуска устройства соединен с Я-входами первого и второго ВБ-триггеров, входом первого элемента задержки и входами разрешения сравнения блоков опреде пения меньшего и большего чисел,первые и вторые информационные входы которых соединены...
Устройство для умножения комплексных чисел
Номер патента: 1283751
Опубликовано: 15.01.1987
Авторы: Малиновский, Троц
МПК: G06F 7/49
Метки: комплексных, умножения, чисел
...1 О. На сумматорах 1 и 12 суммируются коды с блока 9 и сумматора 10 и регистров 13 и 14 соответственно. Результат со сдвигом записывается в регистры 13 и 14, а младший разряд суммы записывается в регистры 15 и 16, при этом в регистры множителя 3 и 4 записывается очередной разряд, После приема. всех разрядов множителя по входам 19 и 20 поступают нули в течение (п) тактов, где и - разрядность числа, Произведение получено в регистрах 15 и 16. Пример приведен ниже.Блок 9 и сумматор 10 могут быть построены на ПРУ283751010 01 0 1110 1 Ч ООО 0100 0101 0000000000 0111000 00100 00010 11000000 Ч О 000010, 0000 0100 1100 010 0000000000 0011000 00001 00001 11 100000 71 0000 0100 1000 0100 0000 0100 1111 00001 00001 0111000 1001110 11111 ОООО...
Устройство для деления
Номер патента: 1283752
Опубликовано: 15.01.1987
Авторы: Баранов, Бобровский, Булкин, Епишин
МПК: G06F 7/52
Метки: деления
...единицу, и к содержимому регистра1 с помощью сумматора ч добавляетсяделитель 1,восстанавливается остаток), Далее блок управления переходит в состояние А и цикл деленияповторяется,Если из счетчика 5 приходит сигнал Стоп, то процесс деления заканчивается, и блок управления переходит в состояние Ао, при этом счетчик 5 сигналом "Сброс" устанавливается в исходное положение. Формула и зобре тения Устройство для деления, содержащее регистры делителя, частного и остатка, умножитель, блок памяти, счетчик циклов, сумматор-вычитатель, вычитающий счетчик, коммутатор и блок управления, содержащий четыре О-триггера, два элемента ИЛИ, элемент запрета, три элемента задержки, четыре элемента И, причем выходы старших р+2 разрядов регистра остатка...
Устройство для деления двоичных чисел
Номер патента: 1283753
Опубликовано: 15.01.1987
Автор: Баклан
МПК: G06F 7/52
Метки: двоичных, деления, чисел
...1лителя О, сложение необходимо выполнять для кодов остатка, содержащихнули в двух старших разрядах, Еслитриггер 6 находится в единичном состоянии (как, например, в 1-м цикледеления) и Р = О, то импульс проходит через выход 23 блока 5 на входуправления выдачей дополнительногокода регистра 1 делителя (дополнительный код регистра 1 представляется как его инверсный код и единичныйсигнал, подаваемый на вход переносамладшего разряда сумматора 4), Если триггер б находится в нулевомсостоянии, на сумматоре 4 производится сложение поступившего из регистра 1 прямого кода с кодом изрегистра 2, Через заданный промежуток времени появляется сигнал навтором выходе распределителя 13, ко"торый подается на вход управленияприемом информации регистра 2 и...
Устройство для вычисления суммы произведений
Номер патента: 1283754
Опубликовано: 15.01.1987
Авторы: Жабин, Корнейчук, Кротов, Макаров, Тарасенко, Ткаченко
МПК: G06F 17/16, G06F 7/544
Метки: вычисления, произведений, суммы
...с выходов квадраторов10 заносятся в соответствующие регистры 7 по заднему Фронту сигналана входе 15 устройства, В следующемтакте по сигналу на входе 16 устройства закрываются элементы 8 запрета,Информация, хранимая в регистрах б,поступает через соответствующиесумматоры 9 (суммируясь с нулем) имультиплексоры 11 на входы квадраторов 10. С их выходов значения Учерез мультиплексоры 3 соответственно записываются в регистры 6 по заднему Фронту сигнала на входе 16 вобратном коде.В следующем такте (сигнал на входе 17) на сумматорах 9 складываетсясодержимое первых и вторых регистров6 и 7 и результаты суммирования(Х +7,) "У через мультиплексоры 12г1 1 1поступают на входы многоразрядногосумматора 21, где суммируются с ве-личиной -К,...
Вычислительное устройство
Номер патента: 1283755
Опубликовано: 15.01.1987
Авторы: Лобанов, Пучков, Терсков, Тимофеев
МПК: G06F 7/544
Метки: вычислительное
...элементов ИЛИ группы,выход значения прямой функции тригонометрического преобразователясоединен с одноименным выходом уст" ройства и первыми входами элементовИ второй группы, выходы которых соединены с входом второго сомножителя умножителя, выход которого соединен с выходом значения квадратного корня устройства, стробирующие входы первого и второго сумматоров,буферного регистра, тригонометрического преобразователя, элементовИ первой и второй групп соединены суправляющими выходами блока управлеФ о р м у л а и з о б р е т е н и я 30 ния с первого по пятый соответственно, выход задания режима блока управления соединен с одноименным входом тригонометрического преобразователя, вход запуска устройства соединен с входом разрешения...
Устройство для вычисления квадратного корня
Номер патента: 1283756
Опубликовано: 15.01.1987
МПК: G06F 7/552
Метки: вычисления, квадратного, корня
...разрядови триггера 5 - "О", К-входы триггеров 4 и-го и (и)-го разрядов соединены с общей шиной На второй/ В 1 т При подаче син х рои мпул ь с а н а динамиче с ки е тактовые вхо ды триггеров 4 и 5 н а инверсном выходе триггера 4 (и ) - го разряда устанавливаются сигнал " 1 " , а н а инверсном выходе три ггер а 4 и- го р аз ряда - си гнал "0, являющийся первой цифрой корня в обратном коде, так как на первый 1-вход триггеров 4 с выхода переноса сумматора 2 через шину 7 задана "1", Остаток из сумматора 2 переписывается в регистр 3 сдвига. После этого происходит сдвиг регистра 3 на один разряд влево,2-й циклРегистр 3: О 1 1 0 1 0 1 Регистр 1: 1 0 1 1 0 0 0Сумматор 2: 0 00 1100На выходе переноса сумматора 2 присутствует "1", После выполнения...
Управляемый вероятностный двоичный элемент
Номер патента: 1283757
Опубликовано: 15.01.1987
Авторы: Альпин, Захаров, Салимов
МПК: G06F 7/58
Метки: вероятностный, двоичный, управляемый, элемент
...производится за К тактов. В тактированный момент времени по входу 11 поступает значение кода, а по входу 12 - синхроимпульс, Запускается источник 1 случайных чисел и через интервал времени, определяемый временем элемента 6 задержки, выдается импульс считывания через открытый элемент И 7 в блок 3 памяти. Этот же импульс считывания одновременно поступает в счетчик 10. Из блока памяти код состояния Б поступает на выход дешифратора 4, при этом состоянию Бсоответствует нулевой потенциал на обоих выходах дешифратора, состоянию Б - единичный потенциал на выходе дешифратора 4, соединенного с элементом 9 ИЛИ, состоянию Бд - единичный потенциал на выходе дешифратора 4, соединенного с элементами 5 и 9, Состояния Б и Б переводят триггер 8 в...
Генератор случайных процессов
Номер патента: 1283758
Опубликовано: 15.01.1987
Автор: Анишин
МПК: G06F 7/58
Метки: генератор, процессов, случайных
...двоичных щ-разрядных коров, находящихся в блоках 18-1 - 8-И по адресу Х, В соответствии с кодом 0 Я Уу - 1, поступающим на второй 10 адресный вход двухадресных узлов 1 О памяти, на выходы мультиплексоров 18-1 - 18 - в группы узлов 10-13 выводится двоичный код, который присутствует на выходе У-го одно адресного блока памяти соответству - ющих узлов 10-13.Настройка генсратора случайного процесса по заданной на фиг. 4 векторной матрице 2 ОГ 1= ч )(я" (Х=О,М, У=О,Иинтенсивностей переходов сводится к следующему.В первый 10 двухадресный узел памяти заносят управляющие кодь 1 2 х+,=2 х 1, которые задают интенсив(иности потока импульсов, переводящих блуждающую точку слева направо (в сторону увеличения координаты Х). 30 При этом в первом 1 8-1...
Цифрочастотный умножитель
Номер патента: 1283759
Опубликовано: 15.01.1987
Авторы: Дудыкевич, Котыло, Отенко, Стрилецкий
МПК: G06F 7/68
Метки: умножитель, цифрочастотный
...подаваемых на вход 1 во время наличия на выходе элементаИЛИ 7 уровня "0",Тогда, исходя из (1) - (3)л1 л - + (4)И, (1+ К ) (И - М,)К,М +2 2 ;(5) Изобретение относится к автоматике и вычислительной технике и может быть использовано в функциональных .преобразователях информации для умно жения частоты следования импульсов,Цель изобретения - повышение точ- ности умножения. При и = 1 коэффициент умножителя К,(К, = 0,1) подается на установочный вход 8 состояние управляющего входа 9 соответствует состоянию на выходе второго элемента ИЛИ 7 группы, а на счетный вход триггера 2 поступает серия из И импульсов с информационного входа умножителя, Зависимость количества импульсов М на выходе 11 умножителя от комбинации логических сигналов на...
Устройство для управления микропроцессорной системой
Номер патента: 1283760
Опубликовано: 15.01.1987
Авторы: Баженов, Карнаух, Самарский, Тимонькин, Ткаченко, Топорков, Харченко
МПК: G06F 9/06
Метки: микропроцессорной, системой
...В соответствиис этим на соответствующих выходахпервой группы элементов И 7.1 - 7.Мили второй группы элементов И 8,1Я.М разрешено формирование единичныхсигналов, По этим сигналам осуществляется обращение (считывание илизапись информации) в выбранный дешифратором 5 блок 1. памяти. В процессе функционирования микропроцессора при его обращении к первомублоку 1,1 памяти содержимое счетчика 3 равно нулю, Возбужденным является первьй выход второго дешифратора 5, единичньй сигнал на выходекоторого обусловливает работу первогоэлемента И 7,1 первой группы. Послетого, как на адресном входе 13 устройства устанавливается код адресапоследней ячейки первого блока 1.1памяти на выходе первого дешифратора 4 Формируется единичный сигнал,В результате этого...
Устройство микропрограммного управления
Номер патента: 1283761
Опубликовано: 15.01.1987
Автор: Пшеницын
МПК: G06F 9/22
Метки: микропрограммного
...битов 1 и 12 адреса.128373, Условный переход с ветвлениемна два направления. Бит 13 текущеймикрокоманды равен единице, бит идентификации на 270-м информационномвыходе блока 2 равен нулю, Биты 11 5и 12 текущей микрокоманды адресуютпару микрокоманд ветвлений.и управляют коммутацией выходами информационных битов 260-264 и 265-269 блока2 на входы первого 6 и второго 7дешифраторов,Рассмотрим четыре возможных варианта адресации необходимой микроко,манды в зависимости от значения кодабитов 11 и 12 в текущей микрокоманде.При коде "0011 с первого выходачетвертого дешифратора 9 поступаетединичный сигнал на вход первого режима блока коммутаций 4, который соединяет выходы битов 265-269 блокапамяти 2 (поле ПХ-В) с входом второгодешифратора 7. На...
Устройство управления
Номер патента: 1283762
Опубликовано: 15.01.1987
Автор: Авдеев
МПК: G06F 9/22
...с выходными сигналами распределителя сигналов 1 формируются управляющие сигналы на входах устройства управления,Работа устройства управления продолжается до тех пор, пока все триггеры 25 не окажутся в нулевом состоянии, которое фиксируется элементом И 28, Единичный уровень сигнала с выхода элемента И 28 свидетельствует об окончании цикла работы устройства управления.При применении предлагаемого устройства управления исключается холостой такт, т,е, повышается быстродействие, поскольку микропрограмма выполняется за 3 такта,Формула изобретенияУстройство управления, содержащее распределитель сигналов, три элемента ИЛИ, четыре элемента И, 1281 т 6:тт 1 ттт 1 ст 1 тетттнтт тактоезьттт ттход рстсттре - делителя сш тталов являетс я...
Устройство для распределения заданий процессорам
Номер патента: 1283764
Опубликовано: 15.01.1987
Авторы: Дроник, Карловский, Макарчук, Матов, Якуб
МПК: G06F 17/60, G06F 9/50
Метки: заданий, процессорам, распределения
...соответствующие 1.-м заданиям, у которыхсуммарное время ввода и решения 20 меньше (равно) суммарному временирешения и вывода, а в блоке 5наоборот.Каждая ячейка 20блока 5 содержит независимые каналы поиска максимума и минимума, Канал поиска максимума каждой ячейки включает элементы И 30, ИЛИ 31, И 32, ИЛИ 33 и входы 40 и 41, на которые поступают30 сигналы переноса от ячейки 20(,вход 44, на который поступает сигнал переноса от ячейки 20;(вход 43, на который поступает значение -го разряда х-го кода, выходы 49 и 50, с которых сигналы переноса поступают на входы ячейки201+ следующей строки, выход 46,с которого сигнал переноса поступает на вход ячейки 201 следующе 40 го столбца.Канал поиска минимума аналогиченканалу поиска максимума за...
Многоканальное устройство приоритета
Номер патента: 1283765
Опубликовано: 15.01.1987
Авторы: Маханек, Чернявский, Ярусов
МПК: G06F 9/50
Метки: многоканальное, приоритета
...с -го выхода узла 2, а в,остальные разряды - "0". Единица в-м разряде регистра 7 соответствует тому, что ресурсом номер один отныне владеет 1.-й абонент, Импульс разрешения с выхода элемента И 10, через элементы ИЛИ 18 и И 12 поступает на единичный входтриггера 13, в результате чего снулевого выхода этого триггера напервый информационный вход регистра 14 поступает нулевой сигнал (запрет распределения уже распределенного ресурса номер один),Второй синхроимпульс, поступивший на вход 21 устройства, заносит в регистр 1 новую информацию о запросах абонентов, поступивших к этому врехарактеризующие возможность распределения оставшихся нераспределеннымиресурсов, а в счетчике 4 имеетсячисло два. При этом единичный сигнал вырабатывается только на...
Многоканальное устройство для приоритетного обращения к памяти
Номер патента: 1283766
Опубликовано: 15.01.1987
Авторы: Есипов, Захаревич, Калиш, Сорокин
МПК: G06F 13/18, G06F 9/50
Метки: многоканальное, обращения, памяти, приоритетного
...номера модуля памяти, т. е, если этот источник обращается к тому же модулю памяти, что и источник рассматриваемого сигнала запроса. С выходов элементов И 5 сигнал запроса поступает на подключенные к ним входы элементов ИЛИ-НЕ б, пройдя 30 которые, инвертируется и приходитдалее на подключенные к их выходам первые входы элементов И-НЕ 7, блокируя прохождение через данные элементы сигналов запросов, поступившихна их вторые входы от соответствующих источников, обратившихся к тому же модулю памяти, что и источник рассматриваемого сигнала запроса, и имеющих большие по сравнениюс ним порядковые номера. Если рассматриваемый сигнал запроса проходит от первого источника, он обязательно появляется инвертированным на выходе элемента НЕ 8, Если же...
Многоканальное приоритетное устройство
Номер патента: 1283767
Опубликовано: 15.01.1987
Авторы: Алешин, Бойков, Нугис, Осипов
МПК: G06F 9/50
Метки: многоканальное, приоритетное
...и элементы И 6 поступают на тактовые входы триггера 4 и всех каналов. В момент поступления на тактовые входы триггеров 4 переднего фронта синхроимпульса, происходит перезапись содер жимого триггеров 4 всех каналов, при этом в переднем такте в триггер 4 канала 1 записывается высокий уровень, а в триггер 4 остальных каналов - низкий уровень. С приходом последующих синхроимпульсов процедура сдвига повторяется, а после достижения бегущей единицей последнего канала - зацикливается, при этом бегущая единица выполняет роль опрашивающего синхроимпульса.Опрашивающий синхроимпульс возникает в момент сдвига на выходе триггера 4 соответствующего данному моменту времени канала, а снимается в следующем такте сдвига, осуществляя последовательный опрос...
Устройство для обслуживания запросов
Номер патента: 1283768
Опубликовано: 15.01.1987
Авторы: Бегунов, Ильин, Кобозев, Корнеев, Тахавеев, Харитонов
МПК: G06F 9/48
Метки: запросов, обслуживания
...нескольких запросов), формируя код на входах блока 13 памяти с зашивкой векторов прерываний, Получив сигнал прерывания от устройства, ЦВМ выставляет команду на группе входов 16управления Чтение вектора прерывания", которая через элементы И 8 поступает на вход выборки блока 13 памяти и одновременно на один такт блокирует тактовый сигнал записи 5 мГц регистра 5 запросов. Блок 13 памяти по сигналу выборки выставляет на группу информационных выходов вектор прерывания - начальный адрес подпрограммы обработки прерывания,цанного источника запроса и ЦВМ уходит на обслуживание заявителя, разблокируя тактовый сигнал записи в регистр 5 запросов. Устройство готово принимать новые прерывания.В основном режиме элементы И 10 и 11 являются...
Устройство для контроля логических блоков
Номер патента: 1283769
Опубликовано: 15.01.1987
Авторы: Бучнев, Горовой, Карпунин
МПК: G06F 11/07
Метки: блоков, логических
...в регистрсдвига и синхрониэирует генератор 2 тактовых импульсов с поступлением команды нКонтроль", Это необходимо сделать, что бы исключить остатки импульса,поступающего с генератора 2 тактовых импульсов в момент прихода фронта сигналов "Контроль" 14На нулевом входе второго триггера 10 устанавливается "1". Сигналом "0" навходе двоичного счетчика 5 и генератора 2 тактовых импульсон осуществляется сброс с учетом задержек,вносимых элементом И 4, Переход сигнала 15 из низкого в высокий осуществляется занесение информации в регистр 1 сдвига, Далее осуществляется повторная запись в ячейки блока 8 памяти той информации, котораябыла занесена н регистр 1 сдвига,Когда двоичный счетчик досчитываетдо конца, т.е. прописывает все ячейки памяти...
Устройство для обнаружения ошибок при преобразовании информации
Номер патента: 1283770
Опубликовано: 15.01.1987
Авторы: Бурмистрова, Орлов, Павлюкова
МПК: G06F 11/08
Метки: информации, обнаружения, ошибок, преобразовании
...4,поступают сигналы с 1-го выхода первого дешифратора 1 и с (и) - го выхода второго дешифратора 2, то на выхопах всех элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 4, а следовательно, и на всех входах элемента ИЛИ 5 присутствуют "О". При этом О, поступаю-. щий с выхода элемента ИЛИ 5 на первый вход элемента И 6, запрещает прохождение сигнала с синхронизирую- щего входа 7 устройства на выход 8, что свидетельствует о правильной работе дешифраторов 1 и 2. 2В случае сбоя в работе хотя бы одного из дешифраторов 1 и 2, сиг 1 11налы 1 с их выходов поступают на входы различных элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 4, что вызывает появление сигналов "1" на их выходах, а следовательно, и на входах элемента ИЛИ 5. Этого достаточно, чтобы сигнал "1", поступающий с выхода...
Логический анализатор
Номер патента: 1283771
Опубликовано: 15.01.1987
Авторы: Бучнев, Карпунин, Песоченко
МПК: G06F 11/25
Метки: анализатор, логический
...константы меняется, Таким образом, информация с выхода счетчика 4 записывается в одну3 1я айку блок 7 памя ги до тех пор,пока нс произойдет переполнения этого счетчика 4, сигнал с выхода переполнения которого прибавляет 1 кзначению счетчика 5, получив новыйадрес следующей ячейки блока памяти7. Вход записи блока памяти в режимесбора поступающей информации находится в состоянии О, вход записикоторого согласно временной диаграмме на фиг.3 обрабатывает процедурузаписи. Элемент 19 задержки с инверсией необходим для компенсации времени срабатывания элементов И-НЕ 9,счетчика 5 и элемента ИЛИ-НЕ с динамическими входами.При записи поступающей с объектаинформации в формате 1 в счетчик 3переписывается смешанная информация.В результате на выходах...
Устройство для контроля цифровых узлов
Номер патента: 1283772
Опубликовано: 15.01.1987
Авторы: Муравьев, Фомич, Шмарук, Ярмолик
МПК: G06F 11/26
...поэтому она получается при подаче сигнала "Пуск" на Т-триггерах, когда элемент 9 коммутации находится в замкнутом состоянии, Оставляя элементы б - 8 коммутации в прежнем состоянии и подсоединяя щуп при помощи зажима к точке 38 схемы (фиг. 3), подают сигнал "Пуск" блока 15, При этом получают сигнатуру Б , которая с появлением импульса на шине блока 15 записывается на Т- триггерах 11. В случае неравенстваР осигнатур ББ на выходе элемента 12 формируется единичный уровень и лампочка блока индикации 13 загорается, В противном случае, когда Б =Б лампочка блока 13 индикации не горит, следовательно в точке 38 схемы присутствует неисправность "тождественный О", которую необходимо устранить. Полчая аналогичнымР Р образом сигнатуры Б 4 Бг...
Устройство для орфографического контроля слов русского языка
Номер патента: 1283773
Опубликовано: 15.01.1987
МПК: G06F 17/27
Метки: орфографического, русского, слов, языка
...гласной счетчик 13 увеличивает свое состояние на единицу, а счетчик 14 обнуляется. С поступлением на входсогласной, счетчик 13 обнуляется, а счетчик согласных увеличивает свое состояние на единицу, При поступлении на вход 1 любого символа кроме "Пробел", счетчик 15 увеличивает свое состояние на единицу, При поступлении на шину 1 символа "Пробел" счетчики 13 - 15 обнуляются, а счетчик 16 увеличивает свое состояние на единицу. Сигналы-.признаки вырабатываются счетчиком 13 при достижении состояния 3, счетчиком 14 при достижении состояния и н5 , счетчиком 15 при достижении состояния "15". Кроме этого, ,сигнал-признак вырабатывается дешифратором 7 при обнаружении запрещенной биграммы, не используемой в. русском языке. Значения состояний...