Устройство для преобразования координат

( В ОСУДАРСТВЕННЫИ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ПИСАНИЕ ИЗОБД ВТОРСНОМУ СВИДЕТЕЛЬ(56) Авторское свидетельство СССР У 1141404 кл. С 06 Р 7/548, 1983.Авторское свидетельство СССР Ф 1179324, кл. С 06 Р 7/548, 1984, (54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ КООРДИНАТ(57) Изобретение относится к вычисли- тельной технике и предназначено для использования всинтезирующих системах имитации изображений. Целью изобретения является расширение функциональных возможностей за счет программируемого преобразования трехмерных однородных прямоугольных координат в двумерную неоднородную прямоугольную ЯО 1405051 систему и повышение производительности. Устройство содержит блок памяти 1,1, арифметико-логический блок 2, регистры 3, 6, 4, коммутатор 5, блокуправляемых инверторов 7, дешифратор8, регистр сдвига 9, регистр сдвига10, генератор импульсов 11, делительчастоты 12, Сущность изобретения за-.ключается в последовательной переработке трехмерных координат Х,У,Е,описывающих объект в исходной декартовой системе, в систему координатэкрана в зависимости от значения разрядов Х,У,Е, начиная со старшего. Вустройстве используется метод суммирования масштабных поразрядных коэффициентов, характеризующих приращения координат в плоскости экрана взависимости от комбинации битов всловах Х, У, 2 для каждого разряда.1 ил.Изобретение относится к вычисли 1 ельной технике, в частности к устройСтвам преобразования пространственныхкоординат,и предназначено для исполь.ования в синтезирующих системах имиации изображений,Цель изобретения - расширение функональных возможностей за счет прораммируемого преобразования трехерных однородных прямоугольных кооринат в двухмерную неоднородную пряоугольную систему и повышение произодительности.На чертеже показана схема устройтва для преобразования координат,Устройство для преобразования кординат содержит блок 1 памяти, арифетико в логическ блок 2, первый реистр 3, второй регистр 4, коммутаор 5, третий регистр 6, блок 7 упавляемых инверторов, дешифратор 8,ервый 9 и второй 10 регистры сдвига,енератор 11 импульсов, делитель 12астоты, 25Информационные входы блока 1 памяти являются входами задания системыкоординат изображения устройства,адресные входы блока 1 памяти соединены с выходом коммутатора 5, вход 30записи/считывания блока 1 памятии вход управления коммутатора 5 объединены и являются входом задания режима устройства. Выходы блока 1 памятисоединены с входами первого операнда арифметико-логического блока 2, входуправления которого соединен с выхо - ,дом регистра сдвига, а вход второго операнда арифметико-логического блока 2 соединен с инФормационными входами 40 второго регистра 4 и выходами первого регистра 3.Вход сброса регистра 3, вход записи регистров 4 и 6 объединены и соединены с выходом делителя 12 частоты. 45 Вход разрешения записи регистра 3 сое. динен с выходом генератора импульсов и входами сдвига регистров 9 и 10 сдвига, Выходы регистра 4 являются выходом преобразованных. координат устройства, Второй информационный вход коммутатора 5 является входом задания адреса устройства, первый информационный вход коммутатора 5 соединен с вторым выходом дешифратора 8. Информационные входы третьего регистра б и55 блока 7 управляемых инверторов соединены с входами координат устройства, первый выход третьего регистра б - с первым информационным входом дешифратора, второй выход регистра 6 - с управляющим входом блока 7 управляемых инверторов, Выход последнего сое - динен с вторым информационным блоком дешифра тора 8, п ер вый выход к от ор ог о соединен с информационным входом регистра 9 сдвига. Выход генератора 11 соединен с входом делителя 12 частоты.Устройство работает следующим образом.Подготовительный режим.Матрица направляющих косинусов13 КФ К 5 К 6 характеризующих моделируемую фазуизображения, передается иэ управляю -щей ЭВМ в блок 1 памяти на вход задания системы координат изображения,при этом элементы матрицы группируются в одно-, двухи трехчленные алгебраические суммы. Суммы размещаютсяв блоке 1 памяти по адресам 0 - 15,при этом на вход задания режима устройства подается сигнал, переключающий коммутатор 5 в режим передачиинформации от входа задания адреса.Этот же сигнал осуществляет записьинформации в блоке 1 памяти, Такимобразом, данные размещаютс.я в блоке1 памяти, После этого коммутатор 5переключается в режим передачи адреса от дешифратора 8.Режим преобразования,Преобразуемые по сигналу на синхровыходе координаты Х,У,2 подаютсяпоразрядно начиная со знакового разряда, на вход третьего его регистраб и блоке 7 управляемых инверторов.Комбинация знаков Х,У,2 фиксируетсятретьим регистром 6 по сигналу делителя 12 частоты.Третий регистр б представляет собой регистр параллельного занесенияданных, три разряда которого используются для фиксации знакового битавходной информации о преобразуемыхкоординатах Х,У,2, Значения бит координат Х,У,2 начиная со старших разрядов поступают на информационный входблока 7 управляемых инверторов, управляющие входы которых подключены ксоответствующим выхолам ре 1 нстра б.Таким образом, если знаковый бит,зафиксированный регистром 6, равен нулю (положительное число), то информация передается через управляемый ин 5вертор без изменения, а в противномслучае - инвертируется.Комбинация последующих разрядовХ,У,Е, проинвертированных в соответствии с зафиксированными знаками,и 10сами знаковые биты образуют адреснуюФункцию дешифратора 8, на первомвыходе которого устанавливается адрессуммы направляющих косинусов в блоке1 памяти, выставляемый на первом 15выходе дешифратора 8 и пересылаемыйк блоку 1 памяти через коммутатор 5,На втором выходе дешифратора 8 устанавливается при этом функция арифметико-логического блока 2, соответствующая комбинации разрядных битов Х,У,Е.К моменту, когда на второй входблока 2 поступает соответствующее готовое решение из блока 1 памяти, на 25управляющий вход блока через первый 9и второй 10 регистры задержки подается с второго выхода дешифратора 8 команда на одну из трех арифметическихопераций: "А плюс В", "А минус В", 30"Передать А без изменения",Результат операции фиксируетсярегистром 3 и передается на первыйвход блока 2 со сдвигом на один разряд в сторону старших разрядов. Следует отметить, что на второй входблока 2 информация подается в младшуюполовину разрядов (16 иэ 32) . Затемпри сдвиге результата информация перемещается в старшую половину,и после 40выполнения и тактов (в данном примере и = 16) готовый результат считывается со старшей половины во второйрегистр 4, Таким образом, на выходевторого регистра 4 все время поддерживяется значение преобразованной координаты.1Описанный цикл позволяет вычислить по исходной инФормации Х,У,Е одну преобразованную координату Х или У ипи Е, При этом для каждой координаты экрана (Х,У,Е) следует выполнить собственный цикл, обращаясь к отдельной матрице готовых решений, 55Таким образом, объем блока 1 памя-. ти определяется выражением16 И т ху п 1 где 16 - количество готовых вариантоврешений (О - 15);И - количество каналов преобра -зованной визуальной информации (или иной пространственной);ш - количество результирующиххукоординат (Х,У,Е), обьчнодля систем синтеза изображения необходимы координатыХ и У и дополнительно в некоторых системах требуетсякоордината Е;и - разрядность преобразуемыхкоординат.Лля четырехканальной системы синтеза визуальной обстановки, например, требуется объем блока памяти: 16 4 л "3 16 = 192 х 16 разрядных слова. При и = 16 и частоте генератора 10 мГц цикл расчета одной координаты составляет 1,6 мкс.За время преобразования изображения синтезирующей системе (40 мс) предлагаемое устройство преобразует 2400 координат или 800 координатных троек (Х,У,Л), что в 8 раз превышает производительность известного устройства.формула изобретенияУстройство для преобразования координат, содержащее три регистра, ре - гистр сдвига, коммутатор, блок памяти, дешифратор, генератор импульсов, выход которого соединен с входом делителя частоты, о т л и ч а ю - щ е е с я тем, что, с целью расширения функциональных возможностей за счет программируемого преобразования трехмерных однородных прямоугольных координат в двухмерную неоднородную прямоугольную систему и повышения производительности, в него введены блок управляемых инверторов и арифметико-логический блок, информационные входы блока памяти являются вхо-. дами задания системы координат изображения устройства, выходы блока памяти соединены с входами первого операнда арифметико-логического блока, выходы которого соединены с информационными входами первого регистра, вь 1 ходы которого соединены с информационными входами второго регистра и с входами второго операнда арифметико-логического блока, вход управле1405051 Составитель Г,БауловТехред М.Дидык Корректор С,Чер едактор В.Пет Подписноеого комитета СССРий и открытийаушская наб., д. 4//53 Тираж 704 ВНИИПИ Государствен по делам изобрете13035, Москва, Ж, Заказ 3 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 ния которого соединен с выходом регистра сдвига, информационный вход которого соединен с первым выходом дешифратора, второй выход которого соединен с первым информационным вхоом коммутатора, второй информационый вход которого является входом задания адреса системы координат устройства, управляющий вход коммутатора 10 и вход записи считывания блока памяти соединены с входом задания режима записи преобразования координат устройства, информационные входы третьего регистра и,блока управляемых 1 инверторов соединены с входом координат устройства, первый выход третьего регистра соединен с первым инфор-. 6мационным входом дешифратора, второй информационный вход которого соединен с выходом блока управляемых инверторов,управляющий вход которого соединен с вторым выходом третьего регистра, вход разрешения записи которого соединен с выходом делителя частоты, входом разрешения записи второго регистра и входом сброса первого регистра, вход записи которого соединен с входом сдвига регистра сдвига и выходом генератора импульсов, выходы второго регистра являются выходом преобразованных координат устройства, выход коммутатора соединен с адресным входом блока памяти.