G06F — Обработка цифровых данных с помощью электрических устройств

Номер патента: 1355973

Опубликовано: 30.11.1987

Авторы: Безмен, Гриневич, Ментюк, Семашко

МПК: G06F 7/50

Метки: логический, многофункциональный, элемент

...третьего 4 И элемента 20, третьим входом второго 4 И элемента 19,вторым входом первого 4 И элемента 18и четвертым входом четвертого 4 И элемента 21, выход которого соединен счетвертым входом 5 ИЛИ элемента 26,выход пятого 4 И элемента 22 соединенс пятым входом 5 ИЛИ элемента 26, выход которого соединен с вторым входомэлемента РАВНОЗНАЧНОСТЬ 6, выходвторого ИЛИ-НЕ элемента 24 соединенс третьим входом пятого 4 И элемента22, четвертым входом второго 4 Иэлемента 19 и третьим входом первого 4 И элемента 18, выход третьегоИЛИ-НЕ элемента 25 соединен с четвертым входом пятого 4 И элемента 22и четвертыми входами первого и третьего 4 И элементов 18 и 20.Устройство работает следующим образом.На шины 1, 2, 27 и. 28 подаетсячетырехразрядный...

Номер патента: 1355974

Опубликовано: 30.11.1987

Авторы: Вороной, Зуенко, Мисько, Слепцов

МПК: G06F 7/544

Метки: вычислительное

...процесса сформированный на выходе сумматора З.р код принимается в виде поразрядных сумм и переносов в регистры б.р и 9.р. 1 с = М, 1-1, ,1 с), (21 с+21-1) -й и(21+2-й выходы распределителя импульсов соединены соответственно с входами стробирования выборки регистров сумм делимого и вторыми входами сдвига узлов формирования делимого(.)-1) 1 с+1, (-1)1 с+2, , 11 с-говычислительных блоков, первый и (21 с+1) -й выходы распределителя импульсов соединены соответственно с10 гистров суммы и переносов делимого этого блока выходы регистров суммы и переноса делимого -го вычислительного блока соединены соответственно с входами первого и второго слагае-. мых сумматора делимого этого блока, выход сумматора делимого 1-го вычислительного блока...

Номер патента: 1355975

Опубликовано: 30.11.1987

Авторы: Горша, Гриценко, Дудник, Корниенко, Соломонов

МПК: G06F 9/50

Метки: запросов, обслуживания, приоритетного, программное

...обслуживания.Например, в момент опроса выходов 11 запросов и 12 программы обслуживания имеются заявки 1, 2 и номер функции 2, согласно которой необходимо сначала обработать заявку2, а затем 1. На первом шаге микропрограммы (код счетчика 3 равен001) сигнал "0" - на выходе 13 .и выходе 14, которьй сопровождаетобслуживание каждой заявки.1355975 3Сигнал "О," по выходу 14 поступает на 0-вход триггера 7, и с приходом положительного перепада по входу 8 триггер переходит из состояния "1" в состояние "0", тем самым блокируя прохождениеимпульсов счета на счетчик 3 с входа 8 до прихода по входу 9 сигнала "Конец обслуживания" в виде "01,по которому на 8-вход триггера 7 поступает сигнал, устанавливающий его в состояние "1 , что...

Номер патента: 1355976

Опубликовано: 30.11.1987

Автор: Малютин

МПК: G06F 17/00

Метки: информации, передачи, приема, цифровой

...10 импульсов можетсодержать ждущий мультивибратор, за 20 пускаемый по сигналу с входа 11 ивырабатывающий сигнал на выходе 13 изадержанный сигнал на выходе 14 формирователя. Сигнал на выходе 12может по временной диаграмме соответствовать входному сигналу на входе 11синхронизации устройства.В режиме передачи могут возникнутьследующие ситуации, При передаче навходе приемного регистра 4 нет двухЗО уровневого эквивалента сигнала 0"или "1". Это может быть либо из-закороткого замыкания одной из линийсвязи на шины источника питания,либо из-за воздействия импульснойпомехи на тракт передачи, либо из-занарушения режима работы триггеров итретьей группы элементов ИСКЛЮЧАЮЩЕЕИЛИ.В этом случае на выходе соответствующего элемента ИСКЛЮЧАЮЩЕЕ...

Номер патента: 1355977

Опубликовано: 30.11.1987

Авторы: Ковалев, Купровский, Лозбенев, Пархоменко

МПК: G06F 12/00

Метки: адресации, памяти

...ее с я тем, что, с целью расширения области применения. устройства за счет возможности реконфигурации памяти, в него введены группа дешифраторов и группа блоков коммутаторов, причем первые входы дешифраторов группы соединены с входами блокировки младших разрядов соответствующих элементов сравнения группы и с входом сигнала 11355977Изобретение относится к вычислительной технике, может быть применено для адресации блоков памяти в ЦВМи является усовершенствованием устройства по авт.св.1298755.Целью изобретения является расширение области применения за счет управления организацией памяти.На чертеже представлена структурная схема устройства.Устройство содержит группу 1 переключателей, группу 2 сумматоров,группу 3 элементов сравнения, группу4...

Номер патента: 1355978

Опубликовано: 30.11.1987

Авторы: Белолипецкий, Иванов, Прохоров

МПК: G06F 17/18

Метки: производной, структурной, функции

...разрешения интегратора 17. и регистров 9 и 10. Дляпервого отсчета процесса на информационном входе интегратора 17 находится нуль, Поэтому по первому сигналуФв нем информация не накапливается, а в регистры 9 и 10 заносятся значенияотсчетов х, и х,. Этот же сигналс выхода формирователя 30 импульсовустанавливает триггер 26 в нулевоесостояние, открывая ключ 21 и закрывая ключ 22, подготавливая таким образом поиск точки 1. . Этот поиск осуществляется аналогично поиску дляусловия (4). После нахождения этойточки на выходе интегратора 17 образуется частичная разность 50(х -х,)-(х -х, )2 .Процесс накопления происходит до тех пор, пока не переполнится реверсивный счетчик 20. Это соответствует перебору всех отсчетов реализации исследуемого...

Номер патента: 1357938

Опубликовано: 07.12.1987

Авторы: Боголюбов, Горемыкин, Игнатов, Коломиец

МПК: G06F 1/02

Метки: функциональный

...позволяет увеличитьшаг аппроксимации в 2 раз по сравнению с минимальным шагом аппроксимацииЬХ , Границы участков аппроксимаминции воспроизводимой функции задаютсяс помощью выходных кодов регистров 8,а переход от одного участка к другому 10 фиксируется соответствующими схемами6, сравнения. По сигналам схем 6, -6 сравнения дешифратор 9 осуществляет выбор соответствующей ячейки устройства 10 блока 2 памяти. При этом 15 осуществляется преобразование аналогового сигнала Х в сигнал У в соответствии с воспроизводимой функциейс точностью, определяемой величинойшага аппроксимации, Для оценки дос товерности функционального преобразования (соответствия заданной точности) служит блок 13 индикации, управляемый выходными сигналами компаратора 12, На...

Номер патента: 1357939

Опубликовано: 07.12.1987

Авторы: Мовзолевский, Поляков, Финогенов

МПК: G06F 1/04

Метки: таймер

...таймер осуществляет операцию отсчета заданных интервалов времени. По группе 14 входов заданиярежима таймера устанавливается сигнал по которому коммутатор 32 блока 2 подключает выходы счетчика 31 к адресному входу блока 1 памяти, коммутатор 37 блока 3 подсоединяет выходы сумматора 36 и элемента И 38 к информационным входам блока 1 памяти и дешифратора 7, коммутатор 40 блока 4 подсоединяет выход разрешения записи блока 5 управления к входу блока разрешения записи блока 1 памяти, раз" блокируется триггер 50 блока 5 управления, мультиплексор 8 подключает выход элемента И 22 к входу разреше7939 9 135 ния чтения блока 1 памяти, В этот момент времени на всех выходах блока 4 формирования импульса записи установлен "0", на выходе запуска блока...

Номер патента: 1357940

Опубликовано: 07.12.1987

Автор: Палашковский

МПК: G06F 1/04

Метки: таймер

...о состо-,янии счетчика 2 переписывается в регистр 3При этом триггер 18 находится в исходном нулевом) состоянии,на его инверсном выходе сигнал с уровнем "Лог, 1" разрешает прохождениетактовых импульсов через элемент И 19на управляющий вход регистра 3.При поступлении на вход 8 таймерасигнала разрешения чтения при отсутствии записи в регистр 3 триггер 18перебрасывается в момент поступлениясигнала разрешения чтения, На инверсном выходе триггера 18 формируетсясигнал с уровнем Лог, О", которыйзапрещает прохождение тактовых импульсов через элемент И 19, Такимобразом, сигнал записи в регистр 3не формируется, и состояние регистра3 во время чтения не изменяется. Возврат триггера 18 в исходное состояниепроисходит после окончания...

Номер патента: 1357941

Опубликовано: 07.12.1987

Авторы: Басс, Гембера, Гераймович, Глухи, Хижняк

МПК: G06F 3/02

Метки: ввода-вывода, информации

...выходе элемента 24.1 узла 7. 1 передачи появляется сигнал логического 0 (второй вход элемента24.1 соединенс положительным полюсом источника питания), а на выходах элементов 24 остальных узлов 7 передачи сохраняется сигнал логической " 1", Элемент 24. 1 включает память 10 на элементах 25.1 и 26.1 (при этом на выходе элемента 25,1 имеется сигнал логической "1", а на выходе элемента 26. 1 - сигнал логического "0") .Одновременно появляется сигнал логи ческой "1" на выходе элемента 27.1, что ведет к появлению выходного сигнала уровня логической "1", разрешающего прием информации блоком 8. 1.По истечении выдержки времени ин тегрирующей цепи 29. 1 и 30. 1 на ее выходе формируется сигнал логической "1", который поступает на второй вход элемента...

Номер патента: 1357942

Опубликовано: 07.12.1987

Авторы: Королев, Наседкин, Николаев, Фарафонов

МПК: G06F 3/05

Метки: аналоговой, ввода, информации

...входамикоммутатора 2. второго блока 11 памяти,Условием перехода устройства в режим воспроизведения является наличиена входе блока 13 блока 5 управлениясигнала Х , соотвегствующего уровнюлогического "0":, Сигнал Х Формкрусется пультом 6 управления.В режиме воспроизведения устройство последовательо циклично (до выполнения условия Х) находитс.я в состояниях а а , а во время пребывания в которых соответственно формируются сигналы И, р , р 7. Сигнал м,(" Чтение" ) подается на управссяющкйвход цифроаналогового преобразователя12 и на первые входы элементсв И 8,Сигнал р,на входах элементов И 8 является стробирующии импульсом, Сигнал р - сигнал пуска в раосту цифроаналогового преобразователя 12,сигнал , - сигнал изменения состояния...

Номер патента: 1357943

Опубликовано: 07.12.1987

Авторы: Козлов, Козловский

МПК: G06F 3/153

Метки: видеосигнала, формирования

...фиг.2 - пример отображения части окружности с использованием устройства для формиро вания видеосигнала.Устройство для формирования виде сигнала содержит счетчик 1 адреса, блок 2 памяти, входы 3 устройства, регистр 4, синхронизатор 5, Формиро ватель 6 импульсов, выход 7 устройства, одновибратор 8, элемент 9 задержки, элемент ИЛИ 10 и ЭВМ 11.Счетчик 1 адреса служит для форми рования кода адреса опрашиваемой ячейки блока 2 памяти, Последний используют для заполнения фрагментов сигналов, из которых затем Формируется изображение25ЭВМ 11 служит для Формирования адресов точек той или иной кривой и записи этих адресов в блок 2 памяти.Устройство работает следующим образом. 30Развертка массива данных из блока 2 памяти на экран ЭЛТ (не показан)...

Номер патента: 1357944

Опубликовано: 07.12.1987

Авторы: Козлов, Козловский

МПК: G06F 3/153

Метки: видеосигнала, формирования

...четвертому выходам синхронизатора, пятый выход которого подключен к управляющему входу коммутатора. Развертка массива данных из блока 2 памяти на экран ЭЛТ (не показан) 35 осуществляется в два приема. Сначала производится запись содержимого ячейки блока 2 памяти в соответствующие разряды регистра 4 сдвига с некоторым. опережением по отношению 40 к началу их вывода на экран. Затем при помощи продвигающих импульсов от синхронизатора 5 начинается вывод последовательного кода иэ регистра 4 на одновибратор 8, который увели чивает длительность импульсов до требуемой величины, определяемой размером формируемого светового пятна на экране ЭЛТ.Таким образом происходит увеличение размера пятна вдоль строки. Одновибратор 8 срабатывает по заднему...

Номер патента: 1357945

Опубликовано: 07.12.1987

Авторы: Варшавский, Мараховский, Тимохин, Цирлин

МПК: G06F 7/50

Метки: моп-транзисторах, одноразрядный, сумматор

...(С; = 0). При единичном значении на входах обоих слагаемых (Х= У; = 1) на затворе транзистора 8, как и на затворе транзистора 5, имеется единичное значение и он открыт, но из-за того, что такое же значение имеется и на стокеэтого транзистора, это не вызывает уменьшения значения на выходе переноса. Теперь при нулевом значении на выходе суммы, что возможно только при нулевом значении на входе переноса (С ,= 0), транзистор 9 закрыт и на выходе переноса единичное значение (С; = 1), При единичном значении на выходе суммы (Я; = 1), возможным только при единичном значении на входе переноса (С.,= 1),транзистор 9 открыт, но закрыт транзистор 10, на затворе которого имеется нулевое значение, вследствие того, что транзистор .7 открыт...

Номер патента: 1357946

Опубликовано: 07.12.1987

Авторы: Батюков, Шостак

МПК: G06F 7/52

Метки: деления

...хранимо"го в регистре 2 и поступающего напервую группу входов блока 11 с выко 55дов 25 регистра 2, и значения либостарших разрядов обратной величиныот принудительно округленного значения старших разрядов делителя, либо старших разрядов делимого, поступающего на вторую группу входов блока 11 с выходов 26 коммутатора 10. На выходах 27 блока 11 умножения образуется произведение в однорядном коде.В блоке 12 осуществляется перемножение значения (1+2) старших разрядов обратной величины от принудительно округленного значения старших разрядов делителя, образованного на выходах 22 узла 9 и поступающего на первую группу входов блока 12, и значения старших В+3) разрядов делимого, поступающих с выходов 19 старших разрядов регистра 1 делимого на...

Номер патента: 1357947

Опубликовано: 07.12.1987

Авторы: Батюков, Шостак

МПК: G06F 7/52

Метки: деления

...31 второго блока 10 умножения, путем подачи на управляющий входселектора 13 уровня логического нуляс выхода элемента НЕ 14. Уровень логическога нуля на его выходе устанавливается в том случае, если на выходе30 старшего разряда второго сумматора8 устанавливается уровень логическойединицы. Во всех других случаях навыходы 32 селектора 13 пропускаетсязначение К цифр частного с выходов31 второго блока 10 умножения.Блок 10 производит умножение значения однорядного кода (К+4) старшихразрядов остатка, поступающего на еговходы первой группы с выходов 29младших разрядов сумматора 8, на значение (К+2) старших разрядов обратнойвеличины, поступающее на его входыс выходов 28 узла 6, На выходах 31блока 10 формируется значение К цифрчастного.В...

Номер патента: 1357948

Опубликовано: 07.12.1987

Авторы: Витиско, Иваненко, Карпенко, Криворучко

МПК: G06F 7/544

Метки: модулям, полиномов, приведения, циклотомических

...поступает на выходо34 устройства через группу 19 элементов ИЛИ. Сумма а, = х, + х, поступает на первые входы групп 8 и 10 элементов И. На инверсном выходе триггера 28 единичный потенциал, которыйоткрывает группу 8 элементов И и закрывает группу 10 элементов И. Такимобразом И/4 сумм х, + х , ),;(х= О, 1(И/4) - 1) записывается вблок 15 памяти по адресам О, 1,(И/4) ; 1 (старые данные х х,х ,1, более не требуются).Начиная с второй итерации работаетсчетчик 3. При достижении им значе 35ния М/4 на выходе элемента 27 сравнения появляется единичный сигнал,который перебрасывает триггер 28 вединичное состояние, в результате чего суммы с выхода сумматора 17 постулают, начиная с (М/4)-й, на блок 16памяти.По заднему фронту (И - 1)-го тактирующего...

Номер патента: 1357949

Опубликовано: 07.12.1987

Авторы: Иваненко, Карпенко, Криворучко

МПК: G06F 7/544

Метки: выражения, вычисления

...заднему фронту импульса по входу 13 счетчик 9 устанавливается в состояние, равное четырем, в результате чего на третьем выходе дешифратора 10 появляется признак сбоя устройства.30 35 40 ения Если коэффициенты введены без сбоя, то по сигналу по входу 15 триггер 1 устанавливается в единичное состояние, открывая элементы И 5 и5 второй элемент ИЗ. После этого на ,вход 17 поступает массив х; (1 векторов по и разрядов), синхронизируемый импульсом по входу 13. Векторы входного массива поступают на входы 10 соответствующих умножителей группы 11 по следующему правилу: выходы (1+ + ш) и-го элемента И 5 соединены с входами 1 и-го разряда множимого ш-го умножителя (1 = 1, 21 с; 15 ш = 1 - 1+1; и - разрядность вектора), т,е, на вход множимого первого...

Номер патента: 1357950

Опубликовано: 07.12.1987

Авторы: Булкин, Галабурда, Ильин, Лачугин, Пичугин

МПК: G06F 7/548

Метки: аргумента, приведения

...если х=1;Е, если х=О,(6) а ее знак равен Знсоя = хО+х(13) В соответствии с табл. 1 для функции я 1 п значение приведенного аргумента к первой четверти вычисляется по формуле для функции соя значение приведенного аргумента вычисляется по формуле где знак плюс означает сложение помодулю два,для функции 8 значение приведенногоаргумента к одной восьмой части кру-га вычисляется по формуле Признак ь) вычисляется по формуле о)= х 9 х, а знак соответствующей функции равен На чертеже представлена схема устройства.Устройство для приведения аргументов содержит регистр 1 аргумента, регистр 2 команд, мультиплексор 3, элементы ИЛИ 4 и 5, сумматоры 6 и 7 по модулю два, и элементы И 8-13, старшие разряды 14-16 регистра аргумента, выходы разрядов 17-19...

Номер патента: 1357951

Опубликовано: 07.12.1987

Авторы: Лобанов, Печенюк, Терсков, Тимофеев

МПК: G06F 7/548

Метки: вычисления, тригонометрических, функций

...6 управления. По 40 сигналу, поступающему с второго выхода блока 6 управления на 9 вход блока 5 анализа, восстанавливается значение угла В в первой итерации и остатка Ц, в последующих итерациях в соответствии с выражением (5), т.е. осуществляется операция вычи- тания 20 Сигнал считывания в блок 1 памяти не выдается значения первого и второго накапливающих сумматоров 3 не изменяются, а осуществляется только сдвиг содержимого сдвигового регистра (формирование очередного значения базового угла). Этот процесс повторяется х раз (х = 1,25). Затем сигнал с выхода четвертого триггера 23.4 через девятый элемент И 24,9 и четвертый элемент ИЛИ 25.4 поступает на вход пятого триггера 23,5 а с него - на пятый выход 5 блока 6 управления. С пятого...

Номер патента: 1357952

Опубликовано: 07.12.1987

Автор: Фролов

МПК: G06F 7/552

Метки: квадратор

...блок 12,20 Квадратор работает следующим образом.Входная информация с разрядностью М=ЗИ представляется как сумма старших 6, средних 7 и младших 8 разря дов с разрядностью И; Х = а 2 +2 К + Ъ 2 + с, где а, Ь, с - значенияКстарших, средних и младших разрядов входного числа соответственно. Получают квадрат числа Х = (а 2 +4 К30 + 2 аЪ 2 ) + (Ь 2 + с + 2 Ьс 2 ) + +. (2 ас 2 ), Выражения в первых, втоКрых и третьих скобках программируются в первом, втором и третьем блоках памяти соответственно. В первом сумматоре 4 суммируются с разрядностью 2 И выход третьего блока 3 памяти истаршие разряды с выхода второго блока 2 памяти. Младшие разряды выхода второго блока 2 памяти с разрядностью 40 2 Б поступают на младшие разряды 11 выхода...

Номер патента: 1357953

Опубликовано: 07.12.1987

Авторы: Криворучко, Крищишин, Тоган

МПК: G06F 7/552

Метки: возведения, квадрат

...й 11 ПВычисление мантиссы результата 2 х,. если (Х,) 0,5 Х 2, если (Х) 0 5 производится на основе метода сокрашенных таблиц Диапазон, в которомнаходится (Х,), определяется припомощи схемы 4 сравнения и блока 3формирования константы. Блок 3 формирования константы формирует с необходимой точностью константу Я,5.Далее вычисление функции 71= Х,2 к-РК КУ(х) = (х +2 2 +2 )2,1 ПОпределяют приближенное значениеУ(х) в этой точкеР -ю -к кУ(х) = (х +2 2 )-2 (х-х)1 1 к 1 ,1 П 1 1 7 (дх) = 2 х 2+ 2 ".,)п55Учитывая, что для х; - крайней правой узловой точки 1-го интервала-х - х =-2 2( = 2 2 ш = 2 ш бит, 25 Формула изобретения 2(х - р) - 1+р, если (Х,)40,5452 (х - р) + р, если (Х, ) 0,5 Составитель В,КрищишинРедактор Л.Лангазо Техред А.Кравчук...

Номер патента: 1357954

Опубликовано: 07.12.1987

Автор: Бруфман

МПК: G06F 7/556

Метки: вычисления, логарифма

...3 и четвертый 4 счетчики записывается значение кода, поступающее на вторую шину 19 и одновременно на информационные входы (фигдв 1д), В пятом счетчике 5 импульсов фиксируется значение сигнала третьей 20шины (фиг. Зе). В счетчике 1 фиксируется значение кода на второй шине 19(фиг. Зг). В счетчике 2 фиксируетсязначение его кода на первой входнойшине 18 (фиг. Зг).Сигнал запуска поступает череззамкнутые контакты переключателя 23на К-вход первого 14 и Я-вход второго 15 триггеров,На выходе триггера 15 формируется единица, котораяпоступает на управляющий вход ключа13 (фиг. Зж). После снятия кратковременного сигнала запуска начинается процесс измерения и вычисления значения К 1 и Кгде К, К и К значения )сигналов соответственно на первой 18,...

Номер патента: 1357955

Опубликовано: 07.12.1987

Авторы: Гаврилюк, Галамай, Древняк, Мороз

МПК: G06F 7/556

Метки: воспроизведения, показательной, функции

...на выходе переполнения счетчика 1 установлен сигнал, соответствующий логическому "0", при этом блок 13 памяти находится в режиме "Запись" и импульсы с выхода генератора 8 тактовых импульсов через открытый по управляющему входуэлемент И 7 поступают на вход счетчика 1,Счетчики 1-3, первая и вторая группы 4 и 5 элементов И с элементами. ИЛИ на выходе и связи между ними образуют генератор показательной функции.Число М , записанное в счетчике 2, изменяется в соответствии с выра- жением к 1 г Б =БА ." г огде А основа воспроизводимой показательной функции;число, начально установленное в счетчике 2;коэффициент пересчета, определяющийся выражением(2) И = 2 где и - ,количество разрядов счетчиков 1-3 адресных входов блока 13 памяти,Если...

Номер патента: 1357956

Опубликовано: 07.12.1987

Авторы: Дрейзис, Ободник, Петух, Романюк

МПК: G06F 7/64

Метки: интегратор, переноса, последовательного, цифровой

...3, с параллельной формы 30в последовательную и добавлением вопределенные тактовые моменты времени импульсов-вставок, формируемыхдвоичным умножителем,Рассмотрим более подробно работуинтегратора на числовом примере.Пусть разрядность предлагаемого цифрового интегратора равна пяти, те,М = 5. Следовательно, за 2тактовинтегратор должен сформировать числоимпульсов, равное управляющему коду,подаваемому на вход 11 и хранящемусяв регистре 1Например, если на вход11 поступает управляющий код, равный13, то за 32 такта предлагаемый интегратор должен сформировать тринадцать. импульсов на выходе 12,13 р = 01101 Младшие три разряда управляющегокода равны 101, т,е, пяти. Это означает, что указанные разряды принимают З 5 участие в формировании пяти...

Номер патента: 1357957

Опубликовано: 07.12.1987

Авторы: Живоглазов, Кочеткова, Нестеренко, Смирнов

МПК: G06F 11/30

Метки: диагностики, многопроцессорной, системы

...при контроле (и =,) = ) процессора и обозначенная на временной диаграмме номером Ч 111.По окончании контроля процессоров с инверсных выходов, установленныхв "1" триггеров 25,п, сигналы, равные значению "0", запрещают по входам элементов 13,п действие сигналов ТО и через элементы 13.п,11.10, 11,13, 11,11 формируют сигнал СОК," О; = "0", устанавливающий триг-" геры блока 4 управления в "0", кроме триггеров 25.п, установка в "0" которых осуществляется сигналом сел.С- "0" по окончании восстановления в работоспособное состояние процессоров, а также сигналы, равные значению "1", с прямых выходов триггеров- "1", 26.п = 1+2 = "1", через элементы 21.п == , 15,п = 1,2, 21.п= =,1+1 формирует сигналы ОК = 1. = и== п = "1" блокирующие...

Номер патента: 1357958

Опубликовано: 07.12.1987

Автор: Шлиомович

МПК: G06F 11/25

Метки: анализатор, логический

...санализатором)По сигналу готовности (формируется, например, при нажатии клавиши"Пуск анализатора") подготовленные данные распределяются программой микропроцессорного блока управления по блокам предлагаемого анализатора. При этом в регистр 9 загружается но.-:, мер начальной команды программы регистрации, выполнение которой устанавливает блоки анализатора в исходное состояние. Записанная в начальной команде программы маска ДКС, которая определяет условия восприятия первого управляющего воздействия из входного потока данных, считывается иэ блока 10 памяти команд (первая группа выходов) и подается на входы формирователя 6 управляющего слова.Одновременно с этим включается формирователь 4 тактов и по его выходным сигналам в буферный...

Номер патента: 1357959

Опубликовано: 07.12.1987

Автор: Ланцов

МПК: G06F 11/36

Метки: узлов, цифровых

...триггера 12 состояниеО , В следующем такте триггер 1 2,переходит в состояние "О " . При этомввиду окончания действия указанного импульса на выходе элеме нт а 5 1появляется состояние " 1 " , котороечерез т акт вновь устанавливается втриггере 1 2 , Таким образом , по каждому нажатию кнопки 6 3 в абонент поступает один синхр оимпульс,Переход в состояниеБ, выполняется при нажатии кнопки 6 2 на фаз е установки начального адреса А ц про граммы и н апичия в случае У, = 1 дополнительного условия Т = 1 , При У= Опроверка условия Т не требуется , Всостоянии Я регистр 8 пребывает ,пока нажата кнопка 6 2 ( 2 , = 1 ) , Приэтом из блока 4 считывается первоеслово программы , Одновременно низкимуровнем, действующим н а инверсномвыходе триггера 5 5...

Номер патента: 1357960

Опубликовано: 07.12.1987

Автор: Музыченко

МПК: G06F 11/10

Метки: двоичного, единиц, кода, количества, модулю

...по модулю К. После того происходит последовательное обнуление содержимого реверсивных счетчиков 12 по модулю К всех блоков подсчета единиц по модулю К группы 9 к содержимому счетчика 11 по модулю К,. что осуществляется следующим образом,Сигналом с выхода конца работы многоканального преобразователя 1 устанавливается в единичное состояние триггер 7, сигнал с прямого выхода которого открывает элементы И группы 6 для прохождения сигналов с выхода генератора 3 тактовых импульсов. Если на реверсивном счетчике 12 первого блока подсчета единиц по модулю К группы 9 код отличен от нуля, то единичный сигнал с второго выхода этого блока разрешает прохождение тактовых импульсов через первый элемент И группы 6, в то время как нулевой сигнал с...

Номер патента: 1357961

Опубликовано: 07.12.1987

Авторы: Богданов, Лупиков, Маслеников, Спиваков

МПК: G06F 11/16

Метки: анализатор, сигнатурный

...ИЛИ 15 на счетный вход счетчика 9 и на синхровход триггера 12.По перепаду из "1" в "0" этого сигнала содержимое счетчика 9, осуществляющего счет по модулю ш, увеличивается на единицу, а триггер 12 устанавливается в нулевое состояние. Навыходе элемента ИЛИ 16 формируетсясигнал логического "0", который обнуляет триггер 11, Сигнал логического"О" с выхода триггера 11 запрещаетпрохождение импульсов с выхода генератора 17 тактовых импульсов черезэлемент И 5, обнуляет регистр 4,триггер 1 О и принудительно удерживает их в этом состоянии, На этом завершается регистрация кода с информационных входов 19 в сигнатурном анализаторе,Таким образом, по первому коду Вна информационных входах 19 и импульсу сопровождения на синхровходе20 в сигнатурном...