Вычислительное устройство

(57) Изобретение относитслительной технике и можетпользовано в электронныхных машинах. С целью повьдействия вычислительное увключающее арифметико-лог1, сдвигатель 2, буферные3,8,9, коммутатор 4, блок 5мых регистров и регистр 6 редополнительно содержит регисформации с соответствующими 0 интег есуеьтата,7 инахно3 ями. л В Ю 12 Фей ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ОРСКОМУ СВИДЕТ1405047 Изобретение относится к вычислительной технике и может быть использовано в ЗВМ.Цель изобретения - повышение быст родействия.На фиг. 1 представлена схема вычислительного устройства; на фиг.2 временная диаграмма работы вычислительного устройства, 10Вычислительное устройство содержит арифметико-логический блок 1, сдвигатель 2, буферный регистр 3, коммутатор 4, блок 5 адресуемых регистров, регистр 6 результата, регистр 7 ин формации, буферные регистры 8 и 9, информационные входы 10 и 11 устройст. ва, вход 12 задания вида операции устройства, вход 13 задания величины сдвига устройства, адресный вход 14 20 устройства, выход 15 блока 5, выход 16 результата устройства, выход 17 адреса устройства, тактовые входы 18- 32 устройства. Регистры, использованные в устройстве, реализованы на многофункциональном элементе К 155 хЛ 1, На Фиг.2 приведены временные диаграммы поступления основных управляющих сигналов в соответствии с синхросигналами С 1 и С 2 (входы синхронизации 30 на фиг. 1 не показаны), нумерация соответствует нумерации блоков и входов устройства.Устройство работает следующим образом.35 При выполнении двухадресных операций, когда оба операнда (источник и приемник) находятся в адресуемых регистрах (блок 5), получается выигрыш во времени за счет сокращения 4 О количества машинных тактов, Например, при выполнении операции сложения. содержимого регистра К 2 с содержимым регистра К 1 в первом такте (Т 1) содержимое из регистра К 2 поступает в 45 регистр 8 и передается из него в регистр 6. Во втором машинном такте (Т 2) содержимое регистра К 1 считывается на регистр 8, а первый операнд из регистра 6 - на регистр 9, на вы О ходе блока 1 появляется результат операции, который записывается в регистре 6 и в блок 5 по адресу приемника (К 1). Временная диаграмма выполнения двух адресных команд типа регистр-регистр приведена на фиг,2.Двухсторонняя связь регистра 7 информации с входом 11 позволяет во время одного цикла обращения к оперативной памяти прочитать два операнда (адрес или данные). Младший операнд с входа 10 устройства поступаетв регистр 8, где запоминается. Старший операнд поступает с входа 11 устройства в регистр 7. После этого младший операнд можно записать в регистр6 или в буферный регистр 3 или сразуиспользовать его как первый операнддля выполнения операции, Возможносовмещение выполнения операций надоперандами, хранящимися в регистрах8 и 9, с приемом операндов в регистрыЗи 7,Если один из операндов находитсяв оперативной памяти, а второй - водном из адресуемых регистров блока5, то операнд, находящийся в блоке 5,считывается в регистр 8 и принимаетсяв регистр б,второй операнд считывается из оперативной памяти по адресусодержимого регистра 3 в регистр 8 содновременной выдачей первого операнда в регистр 9 и выполняется операция. Коммутатор 4 нри этом посылаетна вход блока 1 и сдвигателя 2 информацию, которая хранится в регистре 8. Формула изобретения Вычислительное устройство, содержащее арифметико-логический блок, сдвигатель, коммутатор, три буферных регистра, блок адресуемых регистров и регистр результата, причем выход арифметико-логического блока объединен с выходом сдвигателя и соединенс информационным входом блока адресуемых .регистров и с первым информационным входом регистра результата, первый выход которого является выходом результата устройства, входы задания вида операции и величины сдвига которого соединены соответственно с входом вида операции арифметико-логического блока и входом величины сдвига сдвигателя, входы разрешения выдачи арифметико-логического блока и сдвигателя соединены соответственно с первым и вторым тактовыми входами устройства, адресный вход которого соединен с входом адреса блока адресуемых регистров, входы разрешения записи и разрешения выдачи которого соединены соответственно с третьимн и четвертым тактовыми входами устронства пятый тактовый вход которогоВсоединен с входом разрешения записипервого буферного регистра, выходкоторого является выходом адреса устройства, первый информационный входкоторого объединен с выходом блокаадресуемых регистров, с вторым выходом регистра результата и соединенс информационным входом второго бу-Ферного регистра, управляющий входкоммутатора соединен с шестым тактовым входом Устройства, седьмой ивосьмой тактовые входы которого соединены соответственно с первым и вторым входами разрешения выдачи регистра результата, выход третьего буферного регистра соединен с первым информационным входом арифметико-логического блока, о т л и ч а ю щ ее с я тем, что, с целью повышениябыстродействия, оно содержит регистринформации, причем выход первого буФерного регистра соединен с первьиинформационным входом коммутатора,выход которого соединен с вторым информационньм входом арифметико-логического блока и с информационным входом сдвигателя, первые информационныевходы регистров результата и информации объединены, выход второго буферного регистра соединен с информационным входом первого буферного регистра, с вторым информационным входом коммутатора, с объединенными вторыми информационными входами регистров результата и информации, первыйвыход регистра информации соединен синформационным входом второго буферного регистра, второй выход и третийинформационный вход регистра информации объединены и соединены с вторыминформационным входом устройства,первый выход регистра результата сое 15 динен с информационным входом третьего буферного регистра, входы разрешения записи и установки в "0" которогосоединены соответственно с девятым идесятым тактовыми входами устройства,20 вход направления приема регистра результата, первый и второй входы разрешения выдачи регистра информации,вход направления приема регистра информации, вход установки в "О" вто 25 рого буферного регистра соединенысоответственно с тактовыми входамис одиннадцатого по пятнадцатый устройства,1405047 Сос ев ел Корректор Э.Лончако едактор В.Пе кред М,Дид Тираж 704 Заказ 3106/ и, Проект гор)раизводственно-нлиграфическое предприятие,ВПИИПИ Госу по делам )3035, Москва Подписноеитета СССРткрытийнаб д, 4 рственного кзобретений и Ж, Раушск