Патенты с меткой «фибоначчи»

Номер патента: 662926

Опубликовано: 15.05.1979

Авторы: Лужецкий, Стахов

МПК: G06F 1/02

Метки: генератор, начальными, обобщенных, последовательности, произвольными, условиями, фибоначчи, чисел

...информационный вход сумматораСоставитель И.Сигаловская Техред Л.Алферова Корректор И,Мус едактор Н.К 2701/50исноеЦНИИ Р Тираж 779 ПодлПИ Государственного комитета СССделам изобретений и. открытийМосква, Ж, Раушская наб., д а 13 5 иал ППП Патент, г.ужгород, ул,Проектн. Ыединен д инфврмафи 6 Мньм выходом, сумматора 1. Таким образом полученойервого регистра. Уйравляющие входы первое число из ряда обобщенных чи регистров 2-1-2-(р+1) и сумматора 1 сел Фибоначчи. Код этого числа с ин-соединены с соответствующими выхода- формационного выхода регистра 2-Цми блока 3 управления. Информацион-. поступает на информационный выходный выход регистра 2-1 соединен с генератора, Посл .дующие числа рядаинформационным выходом генератора. обобщенных чисел...

Номер патента: 662930

Опубликовано: 15.05.1979

Авторы: Стахов, Фомичев

МПК: G06F 5/00

Метки: минимальной, приведения, р-кодов, фибоначчи, форме

...находящиеся, до приходаинформации на входы 10, в нулевомсостоянии. При подаче единичногосИгнала на управляющий вход 9 устройства, этот сигнал поступает наодин из входов элемента 12 И всехблоков 1. Элемент 12 И, будучи связанным с триггерами 11 блоков 1 0-го,(М) и (Р-1) так,как описано выше,анализирует состояние триггеров 11этих блоков, На всех входах элемента 12 И будет присутствовать единичный сигнал, т.е. выполнится условиесвертки, если триггер 11 -го блока1 находится в нулевом состоянии, а б 0 триггера 11 (1 1) и (2-1-1) блоков 1находятся в единичном состоянии и науправляющий вход 9 поступает единичный сигнал. В этом случае на выходеэлемента 12 И 8-го блока 1 вырабатывается единичный сигнал, который поФормула изобретения 1....

Номер патента: 662932

Опубликовано: 15.05.1979

Авторы: Соляниченко, Стахов

МПК: H03M 13/23

Метки: двоичный, код, р-кода, фибоначчи

...входными дляпоследующих коммутаторов группы разрядов.1 Д сНеобходимо отметить, что коммутаторы группы младших разрядов могут,в зависимости от длины преобразуемого р-кода Фибоначчи, содержать илиискомое число элементов И,и элементИЛИ, или только один элемент ИЛИформула изобретения Преобразователь р-кода Фибоначчив двоичный код, содержащий и-разрядный регистр, распределитель импульсов двоичный сумматор, причем входи-разрядного регистра является вхо-.дом преобразователя, выход двоичногосумматора является выходом преобразователя, о т л и ч а ю щ и й с ятем, что, с цеЛью повышения быстродействия, преобразователь содержит 35 .коммутаторов группы разрядов, при,чем первый информационный выходкаждого коммутатора группы разрядовсоединен с...

Номер патента: 662934

Опубликовано: 15.05.1979

Авторы: Соляниченко, Стахов

МПК: G06F 7/02

Метки: р-кодов, сравнения, фибоначчи

...1 и 2. Единичные нулевые выходы каждого из регистров 1 и 2 соединены со входами соответствующих одноразрядных блоков сравнения, которые производят сравнения одноименных разрядов и-разрядных регистров хранения р-кодов Фибоначчи и выдают сигнал о равенстве или неравенстве одноименных разрядов. При поступлении по шине управления разрешающего единичного сигнала происходит сравнение одноименных старших разрядов. ЕсЛи значения не совпадают и первый код больше второго, то на выходе элемента И - НЕ 8 (см. фиг. 2) исчезнет единичный сигнал, что, в свою очередь, приведет к появлению единичного сигнала на выходе первого элемента И - НЕ 9, что свидетельствует, что первый код больше второго. При этом на выходе элемента И - НЕ 7 единичный...

Номер патента: 732864

Опубликовано: 05.05.1980

Автор: Стахов

МПК: G06F 7/385

Метки: кодов, сумматор, фибоначчи

...входом начала сложения блокаперезаписи информации, причем каждаяячейка блока перезаписи информации состоит из элементов И и элемента эадержки, вход которого соединен с пятым входом ячейки, а выход - с пятым выходомячейки - и с первыми входами первого,второго, третьего и четвертого элементовИ, вторые входы которых соединены соо 732864 6ветственно с первым, вторым, третьим и четвертым входами ячейки, а выходы со. .ответственно с первым, вторым, третьим и четвертым выходами ячейки.Кроме того, нормализатор состоит из однотипных ячеек по числу разрядов, каждая из которых содержит вход промежуточной сверхсуммы, вход запомненного сигнала, первый, второй, третий и четвертый входы связи, информационный вы ход, контрольный выход, первый и второй...

Номер патента: 779997

Опубликовано: 15.11.1980

Авторы: Азаров, Лужецкий, Стахов, Ужвак

МПК: H03M 13/23

Метки: минимальной, приведения, р-кодов, фибоначчи, форме

...элемент ИЛИ 18, выход которого соединен с нулевым входом триггера 3. Первый и второй входы второго элемента ИЛИ 18 являются соответственно первым входом 19 и вторым входом 20 блока 2. Первый управляющий вход 21 устройства 1 соединен с пятыми входами 11 блоков 2, а второй управляющий вход 22 устройства 1 соединен с девятыми входами 14 блоков 2. На входы блока 2 с первого по пя. тый поступают сигналы, обеспечивающие выполнение операции свертки, а на входы седьмого по девятый - занесение единиц. На первом и втором выходах формируются сигналы необходи. мые при выполнении свертки, а на третьем и четвертом - при занесении единиц.Операция сдвига выполняется на основе свойств р.кодов Фибоначчи и койов обобщен. ной "золотой"процорции.Любое...

Номер патента: 809552

Опубликовано: 28.02.1981

Авторы: Бородянский, Онопко, Стахов

МПК: H03K 13/17

Метки: аналогичных, величинв, код, фибоначчи

...6, сигнал навыходе устройства 11 отсутствуети в первый триггер регистра 4 с помощью распределителя 2 и блока 3 запи-шется "1". Во втором полутакте первого такта сравнения код из регистра4 перепишется в вспомогательный регистр 5. Аналогичным образом кодируются и последующие двоичные разряды, при этом работа устройствапрактически повторяет функционирование классической структуры преобразователя поразрядного кодирования.Отличие заключается лишь в изменении 5весовых коэффициентов кодируемыхразрядов преобразователя 6 и перезаписи в каждом такте содержимого регистра 4 в вспомогательный регистр 5.В случае, если за время кодирования произойдет одиночная помеха,то ее наличие будет обнаружено спомощью блока 7 по присутствии единиц в двух соседних...

Номер патента: 840891

Опубликовано: 23.06.1981

Авторы: Козак, Лужецкий, Оводенко, Соляниченко, Стахов

МПК: G06F 7/49

Метки: кодов, параллельный, сумматор, фибоначчи

...первого регист.ра 1 к минимальной форме с учетомсодержимого второго регистра 3, Условие свертки для 1-го разряда первого регистра 1 " наличие нуля в нем,единицы в (1-1) и (1-2)-м разрядахпервого регистра 1 и нуля в 1-м разряде. второго регистра 3. Если в 1-м разряде второго регистра 3 находится единица, а в 1;м разряде первого регистра 1 - нуль, посредством блока элементов И 4, происходит перезапись единицы из 1-го разряда второго ре-. гистра 3 в 1-й разряд первого регистра 1. При этом 1-й разряд второгорегистра 3 устанавливается в нуль.Процессы приведения к минимальнойформе содержимого первого регистра 1 и перезапись единиц из разрядов второго регистра 3 в соответствующие разряды первого регистра 1 продолжаютсядо тех пор, пока...

Номер патента: 951291

Опубликовано: 15.08.1982

Авторы: Баранов, Захарчук, Кремез, Лачугин, Роздобара

МПК: H03M 13/23

Метки: кодов, нормализации, фибоначчи

...входом первого элемента ИЛИ, крометого выход первого элемента запрета соединенс втооым выходом блока свертки, а его второйинформационный вход соединен с выходом дешифратора, вход которого соединен с пятымвходом блока свертки, второй вход второгоэлемента И соединен с четвертым входом блокасвертки, а выход подключен к второму входувторого элемента ИЛИ, выход которого соеди- .нен с первым выходом блока свертки.На чертеже приведена функциональная схема устройства,Устройство содержит блок свертки 1, сдви.говый регистр 2, контрольный выход 3, элементы И 4 - 6, триггеры 7 и 8, элемент задержки 9, счетчик 10, разрядные выходы счетчика11, шину переполнения счетчика 12, генераторимпульсов 13, выход 14 генератора импульсов,элементы И 15 и 16,...

Номер патента: 981993

Опубликовано: 15.12.1982

Авторы: Баранов, Захарчук, Кремез, Лачугин, Роздобара

МПК: G06F 7/49

Метки: кодов, сумматор, фибоначчи

...одновременного появления переносов из (С)-го и (Е)-го разрядов в В, -й.На основе данной логики строится сумматор Фибоначчи.На фиг. 1 приведена структурная схема сумматора кодов Фибоначчй; на фиг. 2 - Функциональная схема одноразрядного сумматора.Сумматор кодов фибоначчи содержит трехвходовой одноразрядный двоичный сумматор 1, и и+1) - число разрядов суммируемых кодов) одноразрядных двоичных сумматоров 2,фэлемент ИЛИ 3 на (и+1) входов 4. трехвходовой одноразрядный двоичный сумматор 1 предназначен для суммирования цифр нулевого разряда кодов Фибоначчи и переноса, который может возникнутьиз третьего разряда Фибоначчиевого кода с весом ф 2" при суммировании. Выход переноса трехвходового одноразрядного двоичного сумматора служйт для...

Номер патента: 1005024

Опубликовано: 15.03.1983

Авторы: Баранов, Захарчук, Кремез, Лачугин, Роздобара

МПК: H03M 13/23

Метки: i-кодов, минимальной, приведения, фибоначчи, форме

...и т,д.Рассматриваемый метод минимизации кодов можно пояснить следующимпримером,Формула изобретения В этом примере условие свертки выполняется для третьего разряда (т.е, :3). При этом необходимо произвести обнуление второго и первого разрядов, однако запись единицы в третий разряд производить не нужно. так как после этого выполняется условие свертки для пятого разряда, В этом случае необходимо обнулить четвертый разряд кода, а пятый разряд установить в единичное значение, так как для седьмого разряда условие свертки после этого не выполняется.В устройстве-прототипе для минимизации данного входного кода необ ходимо выполнить две смежные опеРации свертки 01001 Я 1 в010 Д 100- - 101010000).Метод, используемый в данном устройстве,...

Номер патента: 1008728

Опубликовано: 30.03.1983

Авторы: Баранов, Захарчук, Кремез, Лачугин, Роздобара

МПК: H03M 13/23, H03M 13/53

Метки: 1-кодов, нормальной, приведения, фибоначчи, форме

...блок стробирования содержит (п -1) элементов И, элемент ИЛИ,элемент НЕ и триггер, причем каждый1 -й вход блока соединен с первым входом 1 -го элемента И и с вторым входом ( 1-1)-го элемента И, выходы всехэлементов И соединены с соответствующими входами элемента ЦЛИ, выход которого непосредственно и через элемент НЕсоединен соответственно с единичным инулевым входом триггера, выход элемента НЕ и единичный выход триггера являются соответственно вторым и первымвыходом блока стробирования,На чертеже представлена структурнаясхема устройства для приведения 1-кода Фибсначчи к нормальной форме дляслучая 8.=5.Устройство содержит группу 1 блоковсвертки, блок 2 стробирования и группу 3элементов И.Группа 1 блоков свертки предназначенадля выполнении...

Номер патента: 1019434

Опубликовано: 23.05.1983

Авторы: Гаврилюк, Замчевский, Соляниченко, Стахов, Черняк

МПК: H03M 13/23

Метки: минимальной, приведения, р-кодов, фибоначчи, форме

...ИЛИ соединены с вторым входом шестого элемента 21 И и с установочным входом 3 блока 1 свертки, Четвертый и пятый входы первого эле" ф мента 22 ИЛИ соответственно соединены с дополнительными установочными входами 9 и 10 блока 1 свертки,Дополнительные управляющие 13 и 11 входы блока 1 свертки соединены и соответственно с первым и вторым входами третьего элемента Ц Я, третий вход которого соединен с выходом первого элемента 22 ИЛИ, Выход третьего элемента 18 И соединен стретьим входом триггера 15. Дополнительный управляющий 14 вход поступает на первые входы четверто-го 19, пятого 20 .и аестоуфо 21 элемента И, Выходы пятого 20 и шестого 21 элемента И поступают на вто- ээ рой и третий входы третьего злемен" та 24 ИЛИ, первый вход которого...

Номер патента: 1027717

Опубликовано: 07.07.1983

Авторы: Баранов, Кремез, Лачугин, Роздобара

МПК: G06F 7/49

Метки: кодов, нормализатор, фибоначчи

...подключен к шестому входу (2-2)-го блока свертки,седьмые входы блоков свертки образуют вторую информационную шину нормализатора, выходы цифры блоков свертки образуют шину результата нормалнзатора, при этом каждый блок свертки содержит элемент ИЛИ-НЕ, третий входпервого элемента И блока свертки подключен к седьмому входу блока свертки, выход первого. элемента И .подключен к первым входам элемента ИЛИ-НЕ и второго элемента ИЛИ, второй вход первого элемента ИЛИ соединен с пятым входом блока свертки, а выход первого элемента ЗЛИ является выхо-. дом разрешения свертки блока свертки, первый, второй, третий и четвертый входы второго элемента И подключены соответственно к четвертому, третьему,.пятому и шестому входам блока свертки, выход...

Номер патента: 1091146

Опубликовано: 07.05.1984

Авторы: Ключко, Нефедов, Руксов, Ткаченко, Шпагин

МПК: G06F 1/02

Метки: генератор, последовательности, фибоначчи, чисел

...входу первого сумматора, второй информационный вход которого подключен к выходу (р+1)-го регистра, первый и второй выходы блока синхронизацииподключены к синхронизирующим входамрегистров и первого сумматора соответ 50ственно, содержит дополнительно р последовательно соеди ненных регистров с(р+2) -го по (2 р+1) -й, второй сумматори элемент ИЛИ, причем выход (р+1) -горегистра подключен к информационному 55входу (р+2) -го регистра, выходы регистров с р+1)-го по (2 р+1)-й подключенык информационным входам второго сумматора, выходы первого и второго суммато. ров через элемент ИЛИ подключены к второму информационному входу первого регистра, третий выход блока синхронизации подключен к синхронизирующему входу второго сумматора.На чертеже...

Номер патента: 1092489

Опубликовано: 15.05.1984

Авторы: Замчевский, Оникиенко, Соляниченко, Стахов

МПК: H03M 13/23

Метки: кодов, минимальной, приведения, фибоначчи, форме

...свертки, элемент 4 ИЛИ, предназначенный для выработки сигнала установки в исходное состояние первого сдвигового регистра 2 и второго сдвигового регистра 3 через элемент 5 задержки, предназначенный для временной задержки сигнала установки на время, необходимое для окончания переходных процессов в ячейке 1 для приведения р -кодов Фибоначчи к минимальной форме. Устройство имеет их.д б синхронизации, соединени,и 1 и, равляющими1092489 4 входами 7 и 8 соответственно первого сдвигового регистра 2 и второго сдвигового регистра 3, вход 9 начальной установки устройства, соединенный с входом 10 элемента 4 ИЛИ, а также ин-формационные входы 11 и информационные выходы 12 устройства.Единичные выходы 13 разрядов 2.4- 2.10 первого сдвигового...

Номер патента: 1112356

Опубликовано: 07.09.1984

Авторы: Андрущенко, Глушков, Ключко, Ткаченко

МПК: G06F 1/02

Метки: генератор, последовательности, фибоначчи, чисел

...разрядов чисел в фибоначчиевой двоичнойю-системе счисления. При этом числоявляется обобщенным числом фибоначчи с произвольными начальными условиями.Значения мощности с произвольными начальными условиями оптимального фибоначчиевого р -кода определяется рекуррентным соотношением 1(3)с ф (и р 3)+о при и ) 05Предлагаемый генератор обеспечивает моделирование последовательности значений мощности с произвольными начальными условиями фибоначчиевого 1 в ко в первом режиме рабо О "гы, последовательности значений мощности с произвольными начальными условиями оптимального фибоначчиеного г -кода во втором режиме работы и последовательности значений мощности с произвольными начальными условиями оптимального-кода в третьем режиме работы,В...

Номер патента: 1137459

Опубликовано: 30.01.1985

Авторы: Баранов, Захарчук, Кремез, Лачугин, Роздобара

МПК: G06F 7/49

Метки: кодах, умножения, фибоначчи, чисел

...третий выходдешифратора узла анализа соединен спервыми входами третьего и четвертого элементов И узла выработки управляющих сигналов, выход первого разряда первого кольцевого сдвиговогорегистра узла выработки управляющихсигналов соединен с вторыми входамивторого и третьего элементов И узлавыработки управляющих сигналов,выходы второго и третьего разрядовпервого кольцевого сдвигового регистра узла выработки управляющих сигналов соединены суправляющими входами блоков суммирования и регистровпоразрядных произведений соответственно, выходы третьего и четвертого элементов И узла выработкиуправляющих сигналов соединены с входами второго элемента ИЛИ узла выработки управляющих сигналов, выходшестого элемента И узла выработкиуправляющих...

Номер патента: 1141396

Опубликовано: 23.02.1985

Авторы: Лужецкий, Соболева, Стахов, Черняк

МПК: G06F 5/00

Метки: кодов, развертки, фибоначчи

...кода, прямой и инверсный 10 информационные входы которых являются соответственно прямыми и инверсными входами устройства, выходы которого соединены с прямыми выходамиблоков развертки, причем инверсный 15выход 1 -го (=1-;и) блока разверткисоединен с входом блокировки переноса (1+1)-го блока развертки и инверсным входом переноса Я +2)-го блока развертки, выход переноса 1-гоблока развертки соединен с первымустановочным входом (Р -1)-го блокаразвертки и с вторым установочнымвходом (1-2)-го блока развертки,тактирующие входы всех блоков развертки соединены с тактирующим входом устройства, выход переноса 1 -гоблока развертки соединен.с прямымвходом переноса (1+р+1)-го блокаразвертки, вход логического нуля уст"ройства соединен с прямыми...

Номер патента: 1149261

Опубликовано: 07.04.1985

Автор: Ткаченко

МПК: H03M 13/53

Метки: кодов, оптимальных, фибоначчи

...начиная со старших разрядов, предназна149261 6блока 2 фиксации сбоев, выходов элементов И 3 и 4 и единичных выходовтриггеров 1. 1 и 1,2 регистра. Информационные входы 8 устройства пред 5 назначены для записи параллельнымобразом в триггеры . 1-1. 12 регистраоптимального иэображения кода. Установочный вход 9 устройства необходимдля установки триггеров 1.1-1,12 ре О гистра в исходное нулевое состояние.Устройство работает следующим образом. В исходном состоянии после подачи 15 на установочный вход 9 устройстваединичного сигнала триггеры 1. 1-1. 12 устанавливаются в нулевое состояние.Предположим, что в регистре необходимо хранить код числа 9, представ ленного в оптимальной форме оптимального 2-го када Фибоначчи. Из соотношения (1)...

Номер патента: 1149262

Опубликовано: 07.04.1985

Авторы: Ключко, Ткаченко

МПК: H03M 13/53

Метки: кодов, фибоначчи

...информационный вход 17 блока 3 Формирования переноса,В состав блока 2 фиксации сбоев(фиг.2) входят элементы ИЛИ 18 и эле"мент., И 19.В состав блока 3 формирования переноса (фиг,3) входят пятивходовойэлемент ИЛИ 20, элемент И 21, формирователь 22 импульсов и элементИЛИ 23.Выходы элементов И 19 каждогоблока фиксации .сбоев совместно о выходами триггеров 1.1 и 1.2 триггерного регистра соединены с соответствующими входами элемента ИЛИ 4, выход которого является выходом неисправности устройства, Единичныевыходы триггеров триггерного регистра являются выходами группы информационных выходов устройства. Единичный выход каждого з-го триггера регистра, где 1 в ; (р+1)р и, соединенс вторым входом элемента И 19(-р)-го блока фиксации сбоев иК-м...

Номер патента: 1164891

Опубликовано: 30.06.1985

Авторы: Данишин, Сержанов, Соляниченко, Стахов

МПК: H03M 7/00

Метки: кода, обратный, прямого, фибоначчи

...содержит и-разрядный регистр 1, блок 2 приведения р кода Фибоначчи к минимальной форме,5 группу 3 элементов И, распределитель 4 импульсов, группа 5 элементов ИЛИ.Регистр 1 предназначен для приема через элементы ИЛИ группы 5 предварительно преобразованного прямого р кода фибоначчи, подлежащего преобразованию в обратный р код Фибоначчи и выдачи р-прямых и (и-р)-инверсных го р 2 13 9 6. 4 3 2 1 1 1 О.О 0 0.Предварительнопреобразованный,код 0 О 1 1 1 1 1 1 0 рЗ 14 10 7 5 4 3 2 1 1 11 О О О 0 1 0 0 0 0 О ВесаЧисло 17 Предварительно преобразованныйкод числа 17 1 1 1 0 О к 5 Работа предлагаемого устройствапоясняется двумя примерами, в которых прямые р коды Фибоначчи при р 2 и рщЗ преобразуются в обратные Далее предварительно...

Номер патента: 1167598

Опубликовано: 15.07.1985

Авторы: Дударев, Ключко, Ткаченко, Худошин

МПК: G06F 1/02

Метки: генератор, начальными, обобщенных, последовательности, произвольными, условиями, фибоначчи, чисел

...сумматора. 5 На чертеже представлена функциональная схема генератора последовательности обобщенных чисел Фибоначчи с произвольными начальными условиями,Генератор содержит регистры 1 1(р,11,2 - 2(1, сумматор 3, блок 4 управления, сумматор 5, вход 6 начальных условий, выходы 7 и 8 последовательности р-чисел и последовательности значений веса соответст венно.Р-числа Фибоначчи р (и) при заданном целом р З О определяются рекурреытным соотношениемО при и (О, 20 с(и) =М прии=О; (1)Ср(и)+ Рр (и-р) при и) 0 где Ио - произвольное начальноеусловие,и - разрядность р-кода Фибонач чи,Вес р-кода фибоначчи с произвольными начальными условиями, определяющий количество двоичных единиц вмножестве кодовых слов (и), для любого целого р) 0...

Номер патента: 1172006

Опубликовано: 07.08.1985

Авторы: Андреев, Лужецкий, Стахов, Черняк

МПК: H03K 23/48

Метки: импульсов, кодах, счетчик, фибоначчи

...вход элемента И 3-2, третий вход элемента И 3-3, четвертый вход элемента И 3-4. Нулевой логический сигнал с прямого выхода триггера 1-2 пос ступает на второй вход элемента .И 3-3, третий вход элемента И 3-4, четвертый вход элемента И 3-5. Нулевой логический сигнал с прямого выхода триггера-Зпоступает на второй вход 50 элемента И 3-4, третий вход элемента И 3-5, четвертый вход элемента И 3-6, Нулевой логический сигнал с прямого выхода триггера 1-4 поступает на второй вход элемента И 3-5, третий 55 вход элемента И 3-6. Нулевой логический сигнал с прямого вьгхода триг- гера 1-5 поступает на второй вход элемента И 3-6. Единичный логический сигнал с инверсного выхода триггера 1-1 поступает на первый вход элемента И 3-1. При подаче первого...

Номер патента: 1180880

Опубликовано: 23.09.1985

Авторы: Баранов, Кремез, Пехтерев, Роздобара

МПК: G06F 7/49

Метки: кодов, параллельный, сумматор, фибоначчи

...а также для фиксации ошибок в работе устройства Пятивходовые одноразрядные сумматоры 4 служат для суммирования сигналов переносов и цифр слагаемых во.2-(и) разрядах кодов слагаемых, а также для фиксации ошибок в работе устройства.Элемент ИЛИ 5 предназначен для сборки сигналов контроля одноразряд11808 1 О ного сумматора младшего разряда при различных режимах работы устройства и формирования общего сигнала ошибки.Элемент И 6 служит для формирования сигнала ошибки в младшем разряде устройства в режиме суммирования кодов Фибоначчи, Второй вход данного элемента является инверсным.Элемент И 7 предназначен для выполнения округления кода результата в режиме суммирования кодов "золотой" 1-й пропорции посредством передачи сигнала переноса...

Номер патента: 1196837

Опубликовано: 07.12.1985

Авторы: Ключко, Ткаченко

МПК: G06F 1/02

Метки: генератор, начальными, обобщенных, последовательности, произвольными, условиями, фибоначчи, чисел

...ошибок.На чертеже представлена функциональная схема генератора последовательности обобщенных чисел Фибоначчи с произвольными начальными условиями.Генератор содержит регистры 1 -1 р 1, элемент ИЛИ 2, сумматор 3,30 35 40 45 55 блок 4 синхронизации, элемент И 5, вход 6 начальных условий, выход 7.Генератор работает следующим образом.В исходном состоянии в регистрах 1, -1содержатся нулевые коды. В нулевом такте на информационный вход 6 генератора подается код И, начального условия, который через элемент ИЛИ 2 поступает на информационньщ В режиме моделирования последовательности р-чисел Фибоначчи по сиг налу, поступающему с первого выхода блока синхронизации 4 на синхронизирующие входы регистров, производится запись кода И, в...

Номер патента: 1203711

Опубликовано: 07.01.1986

Автор: Ткаченко

МПК: H03M 13/53

Метки: кодов, фибоначчи

...импульсов на счетныйвход триггера 7 относительно моментов поступления импульсов на ну-.левой вход триггера 7. Время задержлкив основном определяетсялвременем счета ьимпульсов в счетЛ. лчике 6, т,е. 1= ,. Элемент 9 ИЛИслужит для объединения выхода счет, чика 6 и управляющей шины 10 уст 12037115 10 15 20 25 30 35 40 45 50 55 Допустим, что в кодовой комбинации произошло искажение минимальной формы представления числаТогда после поступления единичного двоичного символа, переводящего триггер 7 в единичное состояние, в течение последующих Р тактов на вход 2 устройства дожкен поступить хотя бы один единичный символ, Последний переводит счетчик 6 в нулевое состояние, а через блок 4 задержройства с целью установки триггера 7...

Номер патента: 1233132

Опубликовано: 23.05.1986

Авторы: Ключко, Ткаченко

МПК: G06F 1/02

Метки: генератор, последовательности, фибоначчи, чисел

...1091146,Цель изобретения - расширение функциональных возможностей генератора 15эа счет генерирования последовательности значений функции суммарногочисла пропускаемых ошибок.На чертеже представлена функциональная схема генератора последова-, 2 Стельности Р-чисел Фибоначчи. Генератор содержит регистры 1, -1, элемент КЦ 2 2, сумматор 3, блок 4 синх,ронизации, сумматор 5, вход 6 начальных условий генератора, выход 7 последовательности Р-чисел Фибоначчиили последовательности значений мощности оптимального фибоначчиевого иминимального Р-кодов, регистры 88 р , сумматор 9, элемент ИЛИ 10,выход 1 последовательности значений .суммарного числа пропускаемых ошибокгенератора, выходы 12-15 блока синх-ронизации.Р-числа Фибоначчи определяются ре...

Номер патента: 1249007

Опубликовано: 07.08.1986

Авторы: Гаджалиев, Животовский, Мамедов

МПК: C06F 1/02

Метки: коде, натуральных, последовательности, фибоначчи, формирования, чисел

...4 И-ЗИ-ИЛИ-НЕ 5 первого пересчетного узла присутствуют сигналы "Лог. 1", подаваемые соответственно с прямого выхода 1 К-триггера 3 и с выхода элемента НЕ 6.Перед приходом восьмого синхроимпульса 1 К-триггерыпервого пересчет- ного узла находятся в следующих режимах: 1 К-триггер 2 в режиме хранения предыдущего состояния; 1 К-триггер 3 в режиме записи нуля; 1 К-триггер 4 в режиме хранения предыдущего состояния, обусловленного наличием сигнала "Лог. 0" на его .третьем 1- и первом К-входах, подаваемого на вход блокировки переноса с второго пересчетного узла. Таким обра зом, восьмой синхроимпульс (фиг. За) установит все 1 К-триггеры первого пересчетного узла в исходное состояние и через седьмой вход элемента 4 И-ЗИ-ИЛИ-НЕ 5 с выхода...

Номер патента: 1273909

Опубликовано: 30.11.1986

Авторы: Ключко, Ткаченко, Фрункер

МПК: G06F 1/02

Метки: генератор, последовательности, фибоначчи, чисел

...р-го значения мощности с начальным условием Моптимального "фибоначчиевого" кода 10 и перезапись содержимого регистров 1.1 - 1,(2 р + 1), Одновременно на информационные входы сумматора 4 поступает содержимое регистров 1.(р + + 1) - 1 е(2 р + 1), По сигналу с Вы хода блока сумматор 4 производит сложение поступающих из регистров 1. (р + 1) - 1. (2 р + 1) кодов чисел. Полу-ченный в результате сложения код суммы с информационного выхода суммато ра 4 через элемент ИЛИ 2 записываВ режиме моделирован тельности значений мощи сы с произвольными нач виями оптимального р-ко лу, поступающему с выхо синхронизации на управл регистра 1.1, производи кода К в регистр 1.1, поступающему на управля гистра с выхода блока 6 909 6ется в регистр 1.1, Таким...