Устройство для обработки цифровых данных

,14 РЕСПУБЛИК 6 Р 7/489 Н 03 М 7/16 ОПИСАНИ ОБ ВИДЕТЕЛЬСТВУ АВТОР т г.памгоклюинф ГОСУДАРСТВЕННЫИ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(7 1) Уфимский авиационный институт им.Серго Орджоникидзе(56) Авторское свидетельство СССР Мф 913364, кл, С 06 Г 5/02, 10.07.80.Авторское свидетельство СССР У 1200431, кл. Н 03 М 7/16, 19.06.84. (54)(57) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ ЦИФРОВЫХ ДАННЪХ, содержащее элементы памяти, первый и второй переключатели, первый и второй размыкающие контакты первого переключателя соединены соответственно с первым входом записи и запрещающим входом первого элемента памяти, выход которого сое динен с размыкающим контактом второго переключателя, выход второго элемента памяти соединен с замыкающим контактом второго переключателя, переключающий контакт которого соецинен с одним входом записи третьео элемента памяти, выход которого подключен к запрещающему входу четвертого элемента памяти, входу записи второго элемента памяти и первому переключающему контакту первого переключателя, другой вход записи третьего элемента памяти является первым информационным входом устройства, вход записи четвертого элемента памяти объединен с запрещающим входом второго элемента памяти и является вторым информационным входом утройства, тактовые входы первого, второго и четвертого элементов памяти объединены и являются первым тактовым входом устройства, тактовый вход второго элемента памяти объединен с вторым переключающим контактом первого переключателя и является вторым тактовым входом устройства, выход четвертого элемента памяти является выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области при-менения путем обеспечения преобразования кода Баркера в двоичный код, в него введеиы третий и четвертый перек- ее лючатели, замыкающие контакты которых подключены соответственно к второму информационному входу устройства и выходу первого элемента памяти, перек- Меам лючающие контакты третьего и четверто- фЬ го переключателей соединены соответнно с вторым входом записи первос выходом четвертого элементов ти, размыкающие контакты третьечетвертого переключателей подены соответственно к третьему рмационному входу устройства и ходу второго элемента памяти,Изобретение относится к автоматикеИ вычислительной технике и может бытьиспользовано при обработке универсальных систем обработки цифровой инфорации, в частности при моделированииаботы преобразователей типа перемеение-код, используемых в системахправления подвижными звеньями роботов-манипуляторов, 10Цель изобретения - расширение функиональных возможностей путем обесечения преобразования кода Баркерав двоичный код,На чертеже приведена функциональая схема устройства.Устройство содержит элементы 1-4памяти, переключатели 5-8, тактовыевходы 9-11 элементов 1-3 памяти, тактовый вход 12 устройства, тактовый 20вход 13 элемента 4 памяти, тактовыйвход 14 устройства, первый вход 15записи и запрещающий вход 16 элемента1 памяти, первый 17 и второй 18 размыкающие контакты переключателя 5, 25первый 19 и второй 20 переключающиеконтакты переключателя 5, выход 21элемента 4 памяти, первый 22 и второй23 входы записи элемента 4, первыйинформационный вход 24 устройства,переключающий 25, размыкающий 26 изамыкающий 27 контакты второго переключателя 6, выходы 28 и 29 соответственно элементов 1 и 3 памяти, запрещающий вход 30 элемента 2 памяти,вход 31 записи элемента 3 памяти, вто35рой информационный вход 32 устройства, запрещающий вход 33 элемента 3памяти, вход 34 записи и выход 35 элемента 2 памяти, выход 36 устройства,переключающий 37, замыкающий 38 иразмыкающий 39 контакты третьего переключателя 7, второй вход 40 записиэлемента 1 памяти, третий информационный вход 41 устройства, размыкающий42, переключающий 43 и замыкающий 44контакты четвертого переключателя 8. Элементы 1-4 памяти служат для приема, хранения и выдачи в определенные моменты времени единицы (1 бит) информации. Если на вход записи поступает сигнал "1"-, элемент памяти запоминает информацию путем перехода в новое (единичное) состояние. Данная55 информация может быть считана с элемента памяти путем подачи сигнала считывания на тактовый вход элемента памяти. При этом на его выходе появ значения ).-го и (+1)- го разрядов двоичного кода;значения сигналов подразрядов А и В (+1)- го разряда, что соответствует следующему правилу преобразования: если в -м разряде считан "0", то в (.+1)-м разряде считывание осуществляется с чувствительного элемента подразряда А преобразователя перемещение-код, если в -м разряде считана "1", то в (+1)-м разряде считывание осуществляется с чувствительного элемента подразряда В преобразователя перемещение-код. где Р; Последовательность работы элементов устройства следующая. ляется сигнал " 1", а сам элемент памяти возвращается в исходное (нулевое) состояние. Если в момент записи информации на запрещающий вход элемента также подан сигнал, запись " 1" в элемент памяти не производится,При наличии у элемента памяти двух входов записи и запрещающего входа он может быть использован для реализации (на входе) логической операции конъюнкции. При этом входные переменные на входы записи и тактовый сигнал на запрещающий вход элемента памяти подаются одновременно. При объединении выходов двух элементов памяти на их общем выходе реализуется логическая операция дизъюнкция. Элементы памяти могут быть выполнены, например, на магнитно-диодных, магнитно-транзисторных или магнитно-магнитных элементах.При работе устройства в режиме код Баркера-+ двоичный код замыкаются контакты 17, 19 и 18, 20 переключателя 5, контакты 25 и 26 переключателя 6, контакты 37 и 39 переключателя 7 и контакты 42 и 43 переключателя 8. При этом в нем реализуется логическая функция вида1405048 Перед началом преобразования в момент временивсе элементы 1-4опамяти устанавливаются в исходное (нулевое) состояние (схема установки "О" не показана). В следующий момент с поступлением тактового импульса ена вход 12 производится считывание информации с элементов 1 и 2 памяти соответственно по их входам 9 и 10, Так как, последние при этом находятся в исходном состоянии "0", импульс на выходе 36 отсутствует, что соответствует Ро =О.В следующий моментна вход 14 поступает импульс второго такта, а на входы 32 и 41 устройства подаются соответственно информационные сигналы Аи В. При этом, если А,=В=1, то на входы 32 и 41 подаются соответствующие им импульсы, поступающие на входы 34 и 40 элементов 2 и 1 памяти. Так как РО=О, запрет записи информации в элемент 2 памяти по его входу 30 отсутствует и последний переходит в состояние "1" (т. е. Р, А =1 1=1), Элемент 1 памяти при этом сохраняет исходное состояние "0", так как импульс второго такта по входу 15 запрещает запись в него информации (т.е. РОВ=О 1 = 0).В новом такте 1 производится считывание информации с элементов 1 и 2 памяти. При этом элемент 2 памяти возвращается в состояние "0", а на. его выходе 35 возникает импульс, поступающий на выход 36 устройства и записывающий " 1" в элемент 4 памяти по его входу 23. Следовательно, при этом на выходе 36 устройства. реализуется логическая операция дизыонкция: Р, =Р АЧР, В=1 Ч 0=1,Если же А= 1 и В=О, то в такте С информационный сигнал поступает только на вход 32 устройства. В результате элемент 2 памяти переходит в состояние " 1", а элемент 1 сохраняет исходное состояние "0". В новом тактена выходе 36 устройства реализуется логическая операция дизъюнкция е Р=РоА 1 ЧРоВ,= 1 1 УОО= 1Если А,=О и В,=О, то в тактеинформационный сигнал "1" поступаеттолько на вход 41 устройства. Однако при этом импульс второго такта по входу 16 запрещает запись "1" в элемент 1 памяти. В результате в новом тактена выходе 36 сигнал "1" отсутствует: Р 1= РоА 1 Ч РВ 1 =1 0 Ч 01 0 10 Если А, =В, = О, то в обоих тактахиэлементы 1 и 2 памяти сохраняют свое исходное состояние 0" ина выходе 36 устройства имеем 15 Р, РоА 1 Ч Ро В, =1 0 Ч 0 0=0. Следовательно, в начале работы устройства (т.е. при Ро= 0) считывание всегда осуществляется с чувствитель 20 ного элемента подразряда А. В новом такте г.на входы 32 и 41устройства подаются информационныесигналы, соответствующие Аи В.Если А = В =1 и Р= 1, то сигнал"1" с выхода 21 элемента 4 памятизапрещает по входу 30 запись 1 вэлемент 2 памяти. Суммарное действиесигналов Р=1 и В,=1 соответственно 30на входах 15 и 40 превыпает действиевторого тактового сигнала на входе16, благодаря чему в элемент 1 памятизаписывается "1". В результате в следующем такте на выходе 36 устройства ЗБ имеем Р= Р,АЧ РВ =0 1 У 1 1 = 140 Если А=О, Б = 1, Р,= 1, то "1"в тактезаписывается только вэлемент 1 памяти, в результате чегона выходе 36 устройства имеем 45 Р 2 Р 1 АЧ Р 1 В=0 0 Ч 11= 1. Если А=1, В т=О, Р, =1, то в такте1 элементы 1 и 2 памяти сохраняют свое исходное состояние "0", так как 50 под действием сигнала Р,=1 с выхода21 элемента 4 памяти запрещается запись информации на элемент 2 памяти, а действие этого сигнала по входу 13 оказывается недостаточным для перевода элемента 1 памяти в состояние "1". Б результате в тактена выходе 36 устройства имеем Р=Р,А, Ч Р,В =0 1 Ч 1 0=0.1405 Следовательно, если Р, =1, считывание при любых А и В осуществляетсятолько с чувствительного элемента В 10преобразователя перемещение-код.Приведенные примеры показывают,что устройство правильно работаетпри любых значениях А, В и Р.При работе устройства в данномрежиме вход 24 и элемент 3 памятине используются,При работе устройства в режимекод Греядвоичный код замыкаютсяконтакты 25 и 27 переключателя 6 и 20контакты 43 и 44 переключателя 8(состояние переключателей 5 и 7 безразлично). При этом входы 24 и 41 иэлемент 1 памяти устройства не используются, а на вход 32 при каждом 25такте 1 подаются разряды преобразуемого кода Грея (старшими разрядамивперед), При каждом последующем тактес выхода 36 устройства снимается очередной разряд двоичного кода, который ЭОтакже благодаря обратной связи запоминается в элементе 4 памяти. В следующем такте Сосуществляется сравнение его со следующим разрядом кодаГрея (путем сложения по модулю двана элементах 2 и 3 памяти).Для работы устройства в режимедвоичный код -код Грея достаточнозамкнуть контакты 25 и 26 переключателя б, контакты 37 и 38 переключате- оля 7, контакты, 43 и 44 переключателя8 и разомкнуть контакты 17, 19, и 18,20 переключателя 5. При этом входы24 и 41 устройства также не используются, а на вход 32 при каждом тактеподаются разряды преобразуемого двоичЕсли А=В=О, то в тактеэлементы 1 и 2 сохраняют свое состояние "0" и на выходе 36 устройства имеем р 1=Р,АР Р 1 В 2 =0 0 Ч 1 0=0 048 6ного кода (старшими разрядами вперед). При этом каждый разряд двоичного кода запоминается на элементе 1 памяти и далее в новом такте1 переписывается в элемент 4 памяти для последующего сложения по модулю два с очередным разрядом двоичного кода (на элементах 2 и 3 памяти), также поступающим на вход 32 устройства. Разряды кода Грея (старшими разрядами вперед) снимаются при каждом последующем такте е с выхода 36 устройства.При работе устройства в режиме полусумматора замыкаются контакты 17, 19 и 18,20 переключателя 5, контакты 25 и 26 переключателя б, контакты 37 и 38 переключателя 7 и контакты 43 и 44 переключателя 8. При этом вход 41 не используется, а устройство осуществляет сложение двоичного кода с единицей младшего разряда. Последняя подается на вход 24 устройства в моменти запоминается на элементе 4 памяти. В следующий моментна вход 32 устройства поступает первый разряд двоичного кода, При этом на элементах 2 и 3 памяти реализуются логические операции "Запрет", а на элементе 1 памяти - логическая операция конъюнкция. В новом такте , информация, записанная на элементе 1 памяти в качестве сигнала переноса от сложения двух разрядов, переписывается на элемент 4 памяти для последующего суммирования с очередным разрядом двоичного кода. Одновременно на объединенном выходе элементов 2 и 3 памяти реализуется логическая операция дизьюнкция, результат которой в виде результата сложения двух разрядов появляется на выходе 36 устройства,Таксам образом, в устройстве обеспечивается возможность преобразования кода. Баркера и кода Грея в двоичный "од, а также функции полусумматора.1405048 тавитель О. Ревинский нко орректор Л П актор В.Петраш ед М,Дид аз 3106/53 7 одписное енно-полиграфическое предприятие, г. Ужгород, ул. Проектн иэво ВНИИПИ Государственного к по делам изобретений и113035, Москва, Ж, Раушск итета СССРткрытийнаб., д, 4/