Лауберг

Номер патента: 1725400

Опубликовано: 07.04.1992

Авторы: Игнатьев, Лауберг

МПК: H03M 13/12

Метки: декодирования, кода, сверточного

...и последующего преобразования в метрики ветвей последовательности преобразования информационных символов, соответствующей псевдослучайной последовательности. Длина псевдослучайной последовательности должна быть равна количеству ребер решетчатой диаграммы минус единица, Такая тестовая последовательность метрик ветвей обеспечивает полную проверку устройства для декодирования сверточного кода,Тестирование устройство производится в два этапа: тестирование блоков 2.1 - 2.п ССВ и тестирование блока 4 памяти решений, Тестирование блоков 2.1-2.п ССВ производится в цикле, количество тактов которого равно длине тестового массива метрик ветвей, и состоящем из блоков а-д (фиг.4).На каждом такте цикла производятся следующие операции.Метрика...

Номер патента: 1465879

Опубликовано: 15.03.1989

Авторы: Галченков, Кузьминский, Лауберг

МПК: G06F 7/38

Метки: запятой, нормализации, округления, плавающей, чисел

...кода, Выходной сигнал второго мультиплек-. сора 7 поступает на вход схемы 1 О сравнения, выход которой является вторым управляющим входом блока 8. Если в старших Ь разрядах входного кода схемы 10 сравнения максимально возможные значения, а в младшем Ь+1-м разряде код больше половины максимально возможного (например, при двоичной системе счисления в Ь+1-м разряде код "1", или при шестнадцатиричной системе счисления в Ь+1-м разряде код от "8" до "Р"), то на выходе схемы О сравнения единичный уровень, в противном случае - нулевой. Порядок числа со входа 2 устройства поступает на информационный вход блока 8, который формирует на своем втором выходе порядок результата, а на первом выходе - значение, поступающее на управляющий вход...

Номер патента: 1418704

Опубликовано: 23.08.1988

Авторы: Галченков, Лауберг

МПК: G06F 7/50

Метки: запятой, нормализованных, плавающей, суммирования, чисел

...разряда, Выходной сигнал шифратора 27 приоритета поступает на управляющий вход блока 28 сдвига влево,который осуществляет нормализацию выходного сигнала сумматора 26 путемсдвига влево на соответствующее числоразрядов. Выходной сигнал блока 28,сдвига влево через мультиплексор 10поступает на выход 14 модуля мантиссы результата устройства. Если результат вычитания получился нулевой, то .схема 30 сравнения снулем вырабатывает сигнал, которыйчерез элемент ИЛИ 31 поступает на третий управляющий вход мультиплексора 10. ПО этому сигналу мультиплексор 10 пропускает на выход 14 модуля мантиссы результата устройстваСИГННЛ С ВХОЦЙ 1.,т МтнттитаЛЬНОГО МОДУж, Порядок резуттьтата фон.тир,тется следующим Образом. ПОрядки Олеранттовпоступают на входы...

Номер патента: 1405049

Опубликовано: 23.06.1988

Авторы: Афанасьев, Галченков, Лауберг

МПК: G06F 7/50

Метки: двух, запятой, плавающей, суммирования, чисел

...сигнал смены знака первого операнда и сигнал смены знака второго операнда. При совпадении сигналов 3 и 5 первый элемент И 9 вырабатывает сигнал, переключающий первый элемент РАВНОЗНАЧНОСТЬ 11 в ре 10 15 20 25 30 35 40 45 50 55 жим смены знака, в противном случае первая схема совпадения вырабатывает сигнал, переключающий элемент 11 в режим, когда он просто пропускает знак операнда со своего входа на выход. Аналогично работает второй элемент РАВНОЗНАЧНОСТЬ 12 и второй элемент И 10.Выходные сигналы элементов 11 и 12 поступают на входы мультиплексора 20 знака и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 19, выходной сигнал которого поступает на сумматор-вычитатель и определяет вид операции (суммирование или вычитание), которая производится над...

Номер патента: 1372321

Опубликовано: 07.02.1988

Авторы: Галченков, Лауберг, Чудина

МПК: G06F 7/52

Метки: величины, вычисления, запятой, ненормализованных, обратной, плавающей, приближенного, чисел

...сигнала навыходе блока 2 равна числу групп,на которые разбита мантисса. Выходной сигнал блока 2 поступает на адРесный вход блока 3, На первом выходе блока 3 анализа получается мантисса результата требуемой разрядности,которая поступает на выход 8 устройства. На втором выходе блока 3 получается значение коРрекции порядка, 40разрядность которого равна разрядности порядка.Инвертированный порядок поступаетна первый вход сумматора 1 с выходаблока 4, на вход которого поступает 45порядок операнда. На выходе суммысумматора 1 получается порядок реэультата, который поступает на выход9 устройства.Сигнал с выхода переноса сумматора 1 поступает на выход 7 устройства.Знак мантиссы оперенда является знаком мантиссы результата и в устройстве не...