Устройство приема и передачи информации в эвм

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКРЕСПУБЛИН 5068 Р 15/16 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ПИСАНИЕ ИЗОБРЕТЕ 24-2 ССР 78. ерфеисаО-М".,нта, 1983;(54) УСТРОЙ ИНФОРМАЦИИ (57) Изобре ВО ПРИЕМА И ПЕРЕДАЧИЭВМние относится к вычис(21) 4121615 (22) 18,09,8 (46) 23.06.8 (72) В.Л.Вар А,М,Ткаченко (53) 681.325 (56) Авторск У 634260, клПростой р для микроЭВМ Приборы и те 9 2, с. 63."Электрониканика эксперим тельной технике, в частности к организации каналов приема и передачиинформации между процессорами (ЭВМ)и внешними устройствами по единомуунифицированному каналу связи. Цельизобретения - сокращение аппаратурных затрат при организации каналовобмена информацией между несколькими процессорами и внешними .устройствами, Устройство приема и передачиинформации в ЭВМ содержит две группы приемопередатчиков 1 - 4 и имитатор 5 внешних устройств, Имитатор5 выполнен в виде дешифратора адресов регистров имитируемых периферийных устройств, 2 ил.Изобретение относится к вычислиельной технике, и может быть использовано преимущественно при организафии кайалов приема и передачи инфорации между процессорами (ЭВМ) и до" волнительными устройствами по единому унифицированному каналу связи,Цель изобретения - сокращение ап-аратурных затрат при организации 10аналов обмена информацией между нес"олькими процессорами и внешними устойствами, .На фиг.1 изображена блок-схемастройства приема и передачи информаи в ЭВМ; на фиг. 2 - функциональая схема имитаторов внешних устойств.Устройство приема и передачи инормации в ЭВМ содержит приемопереатчик 1 и. 2 первой группы приемопеедатчиков, приемник 3 и передатчиквторой группы приемопередатчиков,итатор 5 внешних устройств, входы"ыходы 6 - 22 блоков.Имитатор 5 содержит (фиг.2) выхоМ 23 и 24 схемы включения-.выключе"ия канальных передатчиков, дешифраор.25 адресов имитируемых регистов, схему 26 формирования сигналов 30ОТВЬ и МАЭ 07 Ь, схему 27 включенияыключения канальных передатчиков, ходы-выходы 28 - 36 блоков.Устройство работает следующим образом. 35При подаче на вход 6 выбора режима работы имитатора 5 низкого уровня напряжения схема 27 формирует на выходе 23 низкий уровень сигнала, который поступает на входы 13 и 14 разре шения приемопередатчиков первой группы. На выходе 24 схема 27 формирует высокий уровень напряжения, который поступает на входы 16 приемопередатчиков второй группы, При этом пере датчики приемопередатчиков 1 и 2 и передатчики 4 открываются. На выходе 34 схема 27 формирует пассивный уровень сигнала, закрывающий по входу 35 передатчики выходного каскада 50 схемы 26. Активным считается высокий уровень сигнала, а пассивным - низкий. Процессор (не показан) в данном режиме проводит обмен сигналами с внешними устройствами (не показаны), 55 получая от внешних устройств необходимые для нормальной работы процессора сигналы МОТВЬ и МАР 07 Ь, При этом сигналы МОТВЬ и МА 1107 Ь, формируемые схемой 26, через закрытые передатчики этой схемы в канал процессора не передаются и не влияют на работу процессора.При подаче на вход б выбора режима работы имитатора 5 высокого уровня напряжения схема 27 формирует на.выходе 23 высокий уровень сигнала, закрывающий по входам 13 и 14 передатчики приемопередатчиков 1 и2, на выходе 24 низкий уровень сигнала, закрывающий по входам 16 передатчики 4, и на выходе 34 активный уровень сигнала, открывающий передатчики выходного каскада схемы 26. Приэтом процессор не имеет возможностиобмениваться сигналами с внешнимиустройствами. Процессор периодическиорганизует в канале цикл обращения"Ввод" к регистру внешнего устройства с фиксированным адресом. При этомна входы 28 и 36 дешифратора 25 поступают сигналы АЭ 01 Н - АЭ 11 Н и ВУН(соответствующие фиксированному адресу) от приемников приемопередатчиков 1 и от приемников 3 соответственно. Логической "1" каждого сигналасоответствует высокий уровень. Дешифратор 25 формирует на выходе 32 активный уровень сигнала, После этого процессор формирует в канале сигналМОБМ, который передается через приемник 3 на вход 29 дешифратора 25 высоким уровнем (ОБМН), По приходу сигнала ОБМН дешифратор 25 фиксирует. на выходе 32 активный уровень сигна ла на весь канальный цикл обращения "Ввод", после этого процессор формирует в канале сигнал МДЧТЬ, который передается через приемник 3 на вход 31 схемы 26 высоким уровнем (ДЧТН), По приходу на вход 31 сигнала ДЧТН при наличии на входе 33 активного уровня сигнала схема 26 формирует и передает через свои передатчикивыходного каскада в канал процессорасигналы МОТВЬ и МАЭ 07 Ь Процессор,получив из канала эти сигналы, заканчивает цикл "Ввод", снимая в каналесигнал МОБМЬ, который через передатчики 3 снимает на входе 29 дешифратора 25 сигнал ОБМН.Дешифратор 25 на выходе 32 формирует пассивный уровень сигнала, который формирует на выходах 21 схемы 26 пассивные уровни сигналов МОТВЬ и МАЭ 07 Ь. Процессор, получив в цикле "Ввод" от схемы 26 сигналы МОТВЬ и3140 МАЭ 07 Ь, организует в канале процессора цикл вывода по фиксированному адресу, При этом на входы 28 и 36 дешифратора 25 через приемники приемо- передатчиков 1 и приемник 3 поступают сигналы А 1)01 Н - А 1)11 Н, ВУН, соответствующие адресу 177566, Дешифратор 25 формирует на выходе 32 активный уровень сигнала. Далее процессор формирует в канале сигнал МОБМЬ, который через приемник 3 передается на вход 29 дешифратора 25 и фиксирует на его выходе 32 активный уровень сигнала на весь канальный цикл "Вывод", После этого процессор формирует в канале сигнал МДЭПЬ, который через приемник 3 поступает на вход 30 схемы 26 (ДЗПН), по приходу которого и при наличии на входе 33 активного уровня сигнала схема 26 формирует на выходе 21 сигнал МОТВЬ. Про" цессор по получении сигнала МОТВЬ заканчивает цикл обращения "Вывод", снимая в канале сигналы МОБМЬ и МДЗПЬ, которые, в свою очередь, че" рез приемники 3 снимают сигналы ОБМН и ДЗПН на входе 29 дешифратора 25 и на входе 30 схемы 26 соответственноь Схема 26 формирует на выходе 21 пассивный высокий уровень сигнала МОТВЬ. Далее процессор выполняет программу до вывода следующей инфор" мации на внешние устройства. При этом процессор снова организует цикл "Ввод" по фиксированному адресу, анализирует полученный сигнал МА 1)07 Ь и организует цикл "Вывод" по этому 5068адресу в указанной выше последовательности, Тем самым имитатор 5 обеспечивает непрерывную работу процессора, отключенного передатчиками 1 "-3 от канала внешних устройств,Формула изобретенияУстройство приема и передачи ин формации в ЭВМ, содержащее первую ивторую группы приемопередатчиков, причем первый и второй информационныевходы-выходы приемопередатчиков первой группы являются первым и вторым 15 информационными входами-выходами уст"ройства,соответственно, управляющийвход приемопередатчиков второй группы является управляющим входом устройства,управляющий выход приемопере датчиков второй группы является управляющим выходом устройствА, о т -л и ч а ю щ е е с я тем, что, с цельюсокращения аппаратурных затрат при горганизации каналов обмена информацией между несколькими процессорами ивнешними устройствами, введен имитатор внешних устройств, управляющийвход которого является входом зада"ния режима работы устройства, управ ляющий выход имитатора внешних устройств соединен с входами разрешенияприемопередатчиков первой и второйгрупп, выход адреса имитатора внешних устройств является адресным вьгходом устройства, информационныйвход имитатора внешних устройств соединен с информационными выходами приемопередатчиков первой и второй групп1405068 Составитель Е.УстиновРедактор В,Петраш Техред М.Дидык ектор О,Кравцов 704 каз 3107 писно изводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 Тир ВНИИПИ Государ по делам из 13035, Москва, Ж