G06F — Обработка цифровых данных с помощью электрических устройств

Номер патента: 1295407

Опубликовано: 07.03.1987

Автор: Шевяков

МПК: G06F 13/24

Метки: вычислительных, двух, машин, сопряжения

...число импульсов, достаточное для формирования импульса начальной установки для счетчика 5, приводя его в исходное состояние по шине 28. Серия синхроимпульсов по шине 10, Формируемая при приеме (передаче) информации, поступая на вход начальной установки счетчика 25, не позволяет ему накопить число импульсов, достаточное для формирования импульса начальной установки счетчика 5. Коэффициент пересчета счетчика 25 определяется из соотношения К ( Т: Т где Т, - величина паузы между сериями импульсов, Т - период повторения импульсов тактового генератора.Таким образом, если счетчик 5 в результате воздействия помехи оказывается не в исходном состоянии, то счетчик 25 в паузе между сериями импульсов Формирует импульс начальной установки...

Номер патента: 1295408

Опубликовано: 07.03.1987

Авторы: Ле, Родионов

МПК: G06F 15/00, G06J 1/02

Метки: информации, накопления

...вход блока памяти и считывает код команды во внутренние регистры операционного блока. В циклах М и 25 М выполнения команды импульс с вы 3хода 27 дешифратора 8 блокирует коммутатор 2 и через коммутатор 18 передает на его выход 26 адрес из счетчика 9 - адрес информационного канала 30 АЦП. Операционный блок выполняет команду 1 БКМ, но с данными из ячейки блока памяти, адресуемой содержанием счетчика 9. Если после выполнения указанной команды переполнения данной ячейки блока памяти нет, то импульс с выхода 28 дешифратора поступает на элемент И 11 и с его выхода 34 через элемент ИПИ 15 (выход 36) на преобразователь 4, устанавливая его в исход ное состояние, а триггер 19 - в состояние "0", выход 33 которого блокирует системный...

Номер патента: 1295409

Опубликовано: 07.03.1987

Авторы: Назаренко, Рогоза, Сорочинский, Холоденко

МПК: G06F 15/16

Метки: иерархической, мультипроцессорной, организации, системы

...прямого доступа, формирует все необходимые сигналы для управления процессом обмена (" Вывод" ).Эти сигналы с выходов блоков 5 черезблоки приемопередатчиков нижнегоуровня поступают в канал ЭВМ, Приэтом блоки 5 по выходам "Адрес-данные" осуществляют управление блоком8 внутренних приемопередатчиков, апо выходам управления выдачей - управление выходами блоков 10 приемопередатчиков нижнего уровня, устанавливая таким образом связь черезмагистраль между каналом выбранноимикроЭВМ и регистром 3 адреса и выходным 9 регистром, Адрес ячейки памяти в канал микроЭВМ нижнего уровняпоступает с регистра 3 адреса, а данные - с выходного регистра 9, Обмензаканчивается выдачей блоком 5 сигнала сброса на регистр б управления,После этого...

Номер патента: 1295410

Опубликовано: 07.03.1987

Авторы: Белицкий, Зайончковский, Палагин

МПК: G06F 15/16

Метки: мультипроцессорной, процессор, системы

...триггера 88, единичныйи нулевой входы которого подключенык второй группе линий управляющеговхода 65,Микропрограммная память 55 хранит микропрограммы исполнения .системы команд блока 1, а также микропрограммы инициализации, выборки команд и перехода по запросу прерывания.Блок 2 памяти программ (фиг.5) состоит из накопителей 89, в качестве которых используются, например, микросхемы полупроводникового ЗУ, связанных между собой адресными, а также первыми и вторыми входами записи/чтения, Точка объединения адресных входов накопителей 89 подключена к адресному входу 22 (обозначенному цифрой сигнальной линии внешней связи) блока 2, а точки объединения первого и второго входов записи/чтения - соответственно к объединенному входу группы...

Номер патента: 1295412

Опубликовано: 07.03.1987

Авторы: Ефремова, Петров, Сорокин

МПК: G06F 15/173

Метки: выбора, кратчайшего, маршрута

...петель,например по часовой стрелке, При использовании описанной модели транспортной сети решение задачи выборакратчайшего маршрута движения транспортного средства сводится к последовательному однократному просмотрув блоке 1 адресной памяти описанийвсех транспортных петель, выявлениипри этом маршрутов, связывающих заданные станции (маркеры), и последовательному отбору кратчайшего подлине маршрута, Факт наличия в какойлибо транспортной петле маршрута,связывающего заданные станции, устанавливается по наличию в соответствующем описании и адреса маркера станции отправления, и адреса маркерастанции назначения транспортногосредства.В устройстве просмотр адресной памяти в блоке 1 обеспечивается по адресам, формируемым счетчиком 2, сигнал...

Номер патента: 1295413

Опубликовано: 07.03.1987

Авторы: Боюн, Козлов, Тракай

МПК: G06F 17/13

Метки: второго, интегральных, порядка, решения, уравнений, фредгольма

...на10 примере решения интегрального урав- нения Ф о р м у л а и з обретения50 точности решения, Гри достижениизаданной точности решения интегрального уравнения (выполнении условия .1г) первый узел 38 сравнения вьдаесигнал на триггер 25, который запирает элемент И 29, прекращая выполнение последующих итераций, В сумматоре 41 происходит сложение адресаХ с величиной щ задания численногопараметра, поступающей на его второйвход, и значение щ+1 подается на информационный вход шифратора 40, Черезэлемент 33 задержки задержанный сигнал с выхода элемента И 29 поступаетна первый управляющий вход коммутатора 42, переключая его информационный вход на первый выход, и черезэлемент ИЛИ 35 - на управляющий входшифратора 40 (при этом величина щ+1в...

Номер патента: 1295414

Опубликовано: 07.03.1987

Авторы: Березенко, Золотарев, Ильин, Калинин, Корягин, Кочкин

МПК: G06F 17/14

Метки: вычислительное, сигналов, цифровой

...2 М. При этом быстродействие предлагаемого устройства не 45 снижается, так как время умножения двух М-разрядных чисел, как правило, превышает время сложения двух 2 И-разрядных чисел.На фиг. 6 представлен граф вычисления предлагаемым устройСтйом функцийЬ.1Х = Е А . В. с использованием 2 М-раз 1=0рядных произведений действительных чисел А и В . Предполагаем, что1значения А. и В поступают соответст 1венно на информационные входы 1 и 2 устройства, состояние управляющих входов 39-44,47 и 48 устройства не изменяется в процессе функционированияи обеспечивает подключение выходарегистра 4 данных через коммутатор 7данных к входу умножителя 8, отсутствие округления результата умножителя 8 до старшей части произведения,подключение выхода 9...

Номер патента: 1295415

Опубликовано: 07.03.1987

Авторы: Вариченко, Дедишин, Раков, Сварчевский

МПК: G06F 17/14

Метки: вычисления, преобразования, свертки, фурье-галуа

...входу второго вычислительного блока и к синхровходу блока накапливающих сумматоров, причем информационный вход блока памяти является вторым информационным входом устройства, при этом блок управления содержит узел выбора режима, два синхронизатора вычислительных блоков, узел памяти адресов, синхронизатор умножителей, синхронизатор накапливающих суммато-. ров и три элемента ИЛИ, причем первый, второй и третий входы узла выбора режима являются соответственно входом начальной установки, входом запуска и тактовым входом устройства, первый и третий выходы узла выбора режима подключены соответственно к первому и второму входам первого элемента ИЛИ, выход которого подключен к входу первого синхронизатора вычислительного блока, первый,...

Номер патента: 1295416

Опубликовано: 07.03.1987

Авторы: Санадзе, Синьковский, Соколов

МПК: G06F 17/18

Метки: математического, ожидания, порядковых, статистик, формированием

...щмя задержки равно времени срабатывания счетчика 23) - на вход разрешениякоммутации мультиплексора 9, обеспечивая, тем самым, считывание информации из блока 2 усреднения в одиниз регистров 10;, Импульс с выходагенератора 38 через элемент И 41 поступает на группу элементов И 11 и счетный вход счетчика 6. Сигналс выхода переполнения счетчика 6 исчезает, работа устройства повторяется. Так повторяется И раз. На И-мпериоде работы на выходе К-разрядного счетчика 23 (К =1 оя И + 1)формируется код из К едийиц (обеспечивается запись в последний регистр10), которые формирует "1" на выходе элемента И 25. Этот сигнал черезэлемент 26 задержки, где время задерж.кивыбрано из расчета окончания 50записи в 11-й регистр 10 до началаформирования порядковых...

Номер патента: 1295417

Опубликовано: 07.03.1987

Авторы: Валиулин, Новокшонов, Ходаковский

МПК: G06F 17/18

Метки: аддитивного, значения, нестационарного, процесса, случайного, среднего

...первое искомоесреднее значение х,(с ) согласно (4),Последующие значения х(с ) получаются рекуррентно с помощью элементов И 10, 14, регистра 32 и сумматора 21. Для этого первое х,(с ) с выхода делителя 26 через регистр 27 сзадержкой на дС подается на первыйвход сумматора 21. На второй вход сумматора 21 поступает с выхода груп пы элементов И 10, стробируемого вовремени соответствующим импульсом сраспределителя 9 импульсов, ординатапроцесса х(С).40Соответственно на третий вход сумматора 21 с выхода элемента, стробируемого соответствующим импульсом с распределителя импульсов 9, подается ордината процесса х(с).При сложении указанных трех сос-тавляющих в сумматоре 21 на выходе делителя 28, на один из входов которого подается в двоичном...

Номер патента: 1295418

Опубликовано: 07.03.1987

Авторы: Барсуков, Левин

МПК: G05B 23/02, G06F 17/00, G07C 3/12 ...

Метки: графика, операций

...команд соответствующим регистрам26 - 29 сдвига,Эти команды с каждого из разрядовсоответствующего регистра 26 - 28сдвига поступают по выходам а, Ь навходы "Считывание" регистров 23, - 23и сумматоров 24 - 24 блока 4 контроля значений операций, в результатечего считываемые значения с выходаП блока 4 поступают на вход арифметического блока 31 блока 12 анализавыполнения графика операций, С выходовкаждого из регистров 26, 28.45и 29 сдвига сигнал поступает на управляющий вход задатчика 30, выдающего команду последнему на считываниечисла ш в арифметический блок 31.50 С выходов р регистров 27, 28 и 29 сигнал подается на управляющий считыванием информации вход р счетчика 8 для занесения числа 3 в арифметический блок 31.Шифратор 32 служит для...

Номер патента: 1295420

Опубликовано: 07.03.1987

Авторы: Белоконь, Ващевский, Голубчик

МПК: G06F 11/30

Метки: параметров

...между номерами 50датчика блока .1, матрицей блока 9и триггера регистра 12 существуетвзаимнооднозначное соответствие.К информационным входам блока 9подключаются выходы нескольких старших разрядов АЦП 3.Каждая матрица блока 9 программируется таким образом, чтобы для однойсовокупности кодов на информационных 20 4входах на информационном выходе етчгнаходился логический нуль, для другой - логическая единица, Такое разбиение определяется характеристикойдатчика блока 1, номер которого совпадает с номером, соответствующимдатчику разрядов на входе. Если номерменьше выбранного порогового значениякода, на выходе блока 9 устанавливается нуль, если больше или равен -единица. Такая зависимость междувходным и выходным кодами определяет"ся таблицей...

Номер патента: 1295421

Опубликовано: 07.03.1987

Авторы: Бордыков, Бушканец, Латифуллин

МПК: G06F 11/30, G07C 11/00

...на другой вход которого с информационного входа устройства 29 подается код числа К, Величина числа К при обычном контроле не превышает нескольких процентов от диапазона изменения измеряемой величины с выхода датчиков 1, а знак 55 его может быть как положительный, так и отрицательный, поэтому результирующее значение с выхода сумматора 10 мало отличается от среднего значения. Смещенное среднее значениес выхода сумматора 10 поступает навход элемента 12 сравнения, на другом входе которого присутствует информация с выхода блока 7 памяти,Поскольку операция суммирования происходит за время, существенно меньшее, чем длительность импульса считывания, информация на оба входа элемента 12 сравнения поступает практи-чески одновременно.В...

Номер патента: 1295439

Опубликовано: 07.03.1987

Авторы: Ветренко, Зайцев, Сыч

МПК: G06F 3/147, G09G 3/28

Метки: газоразрядной, индикаторной, информации, отображения, панели, переменного

...импульса подготовительного разряда, а транзистором 14 - задний фронт (срез) импульса, Если транзистор 13 открыт, к рамочным электродам прикладывается все напряжение питания через переход коллектор-эмиттер транзистора 13. Если открыт транзистор 14, рамочные электроды подключаются кшине 19 нулевого потенциала через переход коллектор-эмиттер транзистора 14. Диоды 17 и 18 служат для устранения обратного выброса выходных импульсов Формирователя 7.Для выбора необходимого электродаГИП 1 информация от ЭВМ в виде кодовадреса через дешифраторы 5 и элементыИ групп 2 и 3 поступает на входыГИП 1.Для поддержания разряда, сопровож,цающегося светоизлучением выбраннойиндикаторной ячейки, и для Формирования импульсов управления служит генератор 4...

Номер патента: 1295507

Опубликовано: 07.03.1987

Автор: Соколов

МПК: G06F 17/17, H03H 17/00

Метки: вероятностный, фильтр, цифровой

...55следования импульсов входной последовательности, равный также интервалуследования самих 1-разрядных входных- время задержки блоков10 и 1 1,снимается сигнал, переводящий КБтриггер 11 в единичное состояние -запрещается прохождение импульсов свыхода тактового генератора 8 черезэлемент И 9.Тем самым исключается возможностьпрохождения через элемент И 6 и демультиплексор 3 какой-либо информациидо окончания формирования кода на выходе блока 1 По окончании формирования числа на выходе устройствас Т-го выхода регистра 10,+ 2+ор- о - иАСгде С - любое целое число, обеспечивающее данное неравенство;снимается сигнал, поступающий на Квход КБ-триггера 11 - КБ-триггер 11переводится в исходное (нулевое) положение (одновременно этот сигналчерез второй...

Номер патента: 1295532

Опубликовано: 07.03.1987

Авторы: Бабанин, Типикин

МПК: G06F 11/00, G06F 17/00, H03M 13/51 ...

Метки: вычислитель, декодера, ошибок, помехоустойчивого

...с логико-алгебраическим выражениемвгде й, и й " логические переменные,с помощью которЫх производится клас 5 сификация типов ошибок в кодовом сло-,ве и локализация места ошибок,Логические переменные вычисляютсяпо следующим выражениям:8 Ю в( ) фВв ) вввавСХ) )+ввдвЕ,(Х)+ Г(Х)"хД, (Х)Логическая переменная С, образуется на выходе элемента ИЛИ 8, логическая переменная е 2 вычисляется с помо"55 щью блоков 2, 4, 6, 9 и образуетсяна выходе элемента ИЛИ-НЕ 9, отноЕ (Х)шение вычисляется блоками 3-5.в 24(При декодировании РС-кодов с исправлением двух ошибок в вычислителеошибок возможны следующие три ситуации.При первой ситуации в кодовом слове отсутствуют ошибки, т.е, Х=Х ==У =Уг =О. В этом случае в каждомтакте на входы 13-16 поступают...

Номер патента: 1295543

Опубликовано: 07.03.1987

Авторы: Кафидов, Комарова, Тараров

МПК: G06F 11/18, H05K 10/00

Метки: выбора, мажоритарного, сигналов

...единичного уровня с выхода первого разряДЯ трегистрЯ разблокирует прохожзение игпалов па установочные входа первых 15 - :7 и третьих 26 - 28 триггеров. в рез тльтате чего устяпавливаютс 51 в едииичнОР состоя пее пергзые или третьи триггеры и на ьыходе Одно.:"О из мажоритарных элементов (5 или 22) появляется сигнал,Окончание действ;тя сигналов с днук Лшбт,тк КЯЕта 51 От Етгт 1;тттПт,т ИЛЕ Еулевых выходов р ез ер:,пруе:тх блоков ве зывает изменение режима работы регистра с параллельного на последова - тельпътй, 1 еетстр сдвигает "я па ОчеРЕЦПОМУ,1 ОГИЧЕСКОМУ ПЕтЕПЯ тУ Па СИН- хровходс. и его первый разряд принитиаат НУЛЕВОЕ СОСТОЯтЕИЕ а ВТОРОЙ РЯЗ- ряд вединичное, Сигнал единичного уровня с ввтходя второгс разряда регистра разрешает...

Номер патента: 1297031

Опубликовано: 15.03.1987

Автор: Музыченко

МПК: G06F 1/02

Метки: кодов, разновесных, формирователь

...регистра 3 сдвига последовательно появляются слова кода К из и от50 1100 до 0,.011,При появлении единичных потенциалов на выходах последних К разрядоврегистра 3 работа устройства прекращается.55Таким образом, Формирователь обеспечивает формирование равновесногокода К из п, упорядоченного в порядке убывания двоичных кодов, 1297031Формула изобретения 1. Формирователь равновесных кодов, содержащий и-разрядный регистр сдвига, генератор тактовых импульсов 5 и блок управления переносом, о т л ич а ю щ и й с я тем, что, с целью повьппения удобства эксплуатации формирователя, в него введены блок формирования сигналов управления и блок 10 распределения тактовых импульсов, выходы которого соединены с тактовыми входами соответствующих разрядов...

Номер патента: 1297032

Опубликовано: 15.03.1987

Авторы: Михацкий, Панга

МПК: G06F 1/04

Метки: импульсов, распределитель

...нулевого сигнала с выхода элемента И 5 натактовый вход регистра 1 сдвига единица, записанная на первом выходерегистра 1, переписывается на еговторой выход. На первый выход регистра 1 записывается состояние информационного входа последовательноговвода регистра 1 сдвига, которое равно логическому нулю, что свидетельствует о наличии на первом выходегруппы выходов 9 первого стробирующего сигнала (Си 1). Регистр 1 работает в этом случае в "кольцевом" режиме, т.е. состояние выходов регистра 1 перемещается по кольцу: что было на первом выходе переписываетсяна второй выход, с второго - на тре1297032 4При подаче сигнала логическогой нуля по входу 14 останова происходитостанов выдачи тактовых импульсов свыхода элемента И 5 и синхросигналы.т 5...

Номер патента: 1297033

Опубликовано: 15.03.1987

Авторы: Габодзе, Какабадзе, Мелик-Гайказян, Пирцхалава, Филиппович

МПК: G06F 3/00, G06F 3/02

Метки: ввода, информации, калькулятор

...ет триггеры 16 и 18 в "0", а триггер 17 в "1". При этом прекращается прохождение тактирующих импульсов через элементы И 26 и 27 (Т, Тб на фиг.26, в, г, д, е, ж, и, м).50Элемент И 23 запирается, с элемента И 29 запрет снимается, к выходам мультиплексора 10 подключаются выходы второго формирователя 9. В последнем установлен начальный адрес массива памяти, в котором записана программа ввода информации в калькулятор 2 с блока 7. Первый импульс генератора 30, пройдя через элемент И 29,33 4записывает содержимое формирователя 9 в счетчик 14 (Т на фиг. 2 а). На выходах блока 6 появляется первая команда программы, подключающая к выходам мультиплексора 5 соответствующие выходы блока 7, а к выходам блока 7 - первый разряд вводимого поразрядно...

Номер патента: 1297034

Опубликовано: 15.03.1987

Авторы: Мельник, Цмоць

МПК: G06F 7/49

Метки: комплексных, умножения, чисел

...дешифратора 7 код010), или с третьих (на выходе д-годешифратора 7 код 001) информационных входов, или нули (на выходе -годешифратора 7 х код 000).На выходах первой группы коммутаторов 8 имеют и частичных произведений для получения действительной части произведения. На выходах второй,группы коммутаторов 9 - и частичных произведений для получения мнимой части произведения.Информация с выхода элемента ИЛИ10 и с вторых выходов дешифраторов7, ,., 7 п поступает на входыразрядов блока 12 суммирования частичных произведений, веса которыхравны весам младших разрядов соответственно первого 81, второго 8,п-го 8коммутаторов.Информация с выхода элемента ИЛИ11 поступает на вход разряда блока13, вес которого равен весу младшегоразряда коммутатора 9,....

Номер патента: 1297035

Опубликовано: 15.03.1987

Авторы: Гладилович, Лавринович, Рыжков, Тютченко

МПК: G06F 7/50

Метки: алгебраического, сложения

...ИЛИ 11 присутствуют противоположные потенциалы, что вызывает появление на его выходе логической "1", которая поступает на управляющий вход входного блока 3 инвертирования. В этом случае на второй вход сумматора 1 поступает проинвертированный код операнда В.Если АВ, то на выходе переноса сумматора 1 формируется сигнал в виде логической "1". Этот сигнал пос-А, -В тупает на первые входы элементов И 7 и 8. Однако логический "О", который получается в результате преобразования элементом НЕ 3 логической с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11, запрещает прохождение сигнала на выход 9 признака переполнения устройства. В то же время на второй вход элемента И 8 с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11 поступает логичес- О кая "1", которая...

Номер патента: 1297036

Опубликовано: 15.03.1987

Авторы: Гладилович, Лавринович, Рыжков, Тютченко

МПК: G06F 7/50

Метки: алгебраического, вычитания

...1. В результате этого на выходе6 результата устройства присутствуетпрямой код разности операндов А и В.Логический "0" с входа элемента НЕ 17инвертируется, и логическая "1" свыхода этого инвертора поступает навторой вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ12. В этом случае на выходе 16 знакарезультата, Зн. С устройства присутствует инверсия значения знаковогоразряда второго операнда на шине 15,т,е. Зн, С := Зн, В.При АВ Зн. А = Зн, С(+А) - (+В) = в (А-В) = в (В-А), ( - А) - (-В) = +(А - Б) = +(В-А),При различных знаках Зн, А и Зн. В на выходе элемента ИСКЛЮЧА 10 ЩЕЕ ИЛИ 11 формируется логическая "1", а на выходе элемента НЕ 13 - логический "0" который поступает на управляющий вход входного блока 3 инвертирования. В этом случае на второй вход...

Номер патента: 1297037

Опубликовано: 15.03.1987

Авторы: Аксененко, Алейкин, Луцкий, Рябко

МПК: G06F 7/52

Метки: деления, конвейерное

...разряде, а порядок частного не изменяется, т.к. к нему прибавляется "6". Мантисса частного выдается на 0 шину 21, а порядок - на шину 22, В том случае, если в результате операций над порядком частного в вычитателе 9 и сумматоре 19 произойдет его положительное или отрицательное переполнение, оно фиксируется элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 20, выдающим единичный сигнал по шине переполнения порядка 23 в управляющую ЭВМ. Знак частного определяется путем сложения по модулю двух знаковых разрядов делимого и делителя (на чертеже не показаны),формула изобретения25Конвейерное устройство для деления, содержащее регистры мантиссы делимого и делителя, и вычислительных блоков (где и - разрядность ман 30 тисс операндов), группу иэ и элементов НЕ,...

Номер патента: 1297038

Опубликовано: 15.03.1987

Авторы: Кургаев, Писарский

МПК: G06F 7/544

Метки: вычисления, функций

...работает следующим образом.сМантисса ш аргумента х с входов 10 поступает на информационные входы блока 7 формирования дополнительного кода, в котором под управлением знакового разряда мантиссы ш аргумента, поступающего с входа 11, определяется модуль мантиссы(предполагается, что шс входов 10 поступает представленной в дополнительном коде). Модуль мантиссы /ш/ с выходов блока 7 поступает на информационные входы денормализатора 6, в котором под управлением порядка р аргумента х выХполняется денормализация модуля мантиссы ш , т.е. аргумент х на выходе денормализатора 6 представляется в Форме с Фиксированной запятой, Это значение х с выхода денормализатора 6 поступает на входы блока 5, где вычисляется с фиксированной запятой значение...

Номер патента: 1297039

Опубликовано: 15.03.1987

Авторы: Кургаев, Писарский

МПК: G06F 7/544

Метки: вычисления, функций

...ш аргумента х со входов 10 поступает на информационные входы блока 7 вычисления модуля мантиссы, в котором под управлением знакового разряда мантиссы ш аргумента, поступающего с входа 11, определяется модуль мантиссы ш (предполагается ш со входов 10 поступает представленной в дополнительном коде), Модуль мантиссы ш с выходов блока 7 поступает на входы уменьшаемого вычислителя 4 и на информационные входы денормализатора б, в котором под управлением порядка Р аргумента х выполняется денормализация модуля мантиссы ш, т.е. аргумент х на выходе денормалиэатора 6 .представляется в Форме с фиксированной запятой. Это значение х с выхода денормализатора б поступает навходы блока 5, где вычисляется с фиксированной запятой значение...

Номер патента: 1297040

Опубликовано: 15.03.1987

Авторы: Бархоткин, Бельц, Генералов

МПК: G06F 7/544

Метки: вычисления, функций

...функции производитсяпо формуле 2 +22 вк где У 5 рядности кода приращения функции кода номера интервала, в него дополнительно введены блок памяти номеров интервалов, блок памяти корректирующей функции, сумматор-вычитатель и О элемент НЕ, причем выходы регистрастарших разрядов аргумента соединены с адресными входами блока памяти номеров интервалов, выходы которого соединены с адресными входами первой гументность нтерва" нкции в за опорТребу ляют, пр или вычи р(Ч,х,), точек по с учетом производ й Щ щ 1Р А( ",) АР А( , ) +(Инхук)2 2- опорное значениефункции,) - код корректирующей функции, зависит от номераподдиапазона ии регистра младших разрядов х,о - номер поддиапазона.Весь диапазон изменения ар разбивается на 2 (1 -...

Номер патента: 1297041

Опубликовано: 15.03.1987

Авторы: Михайлов, Флоренсов

МПК: G06F 7/548

Метки: вычисления, функции

...его вход, а первый и третий буферные регистры 11 и 13 фиксируют в этом такте поступающую на его вход информацию, Выход регистра 2 второго аргумента подключен к третьему входу первого коммутатора 3 со смещением на один двоичный разряд вправо, чтобы обеспечить Формирование на этом входе значения кода у/2. Ка первые входы сумматора 5 и вычитателя 6 поступает значение у/2, а на вторые их входы с выхода второго блока памяти 8 значение у /4 - 1 + х . На выходе суммато а 5 Формируется значение у/2 + у /Е - 1 з х , запоминаемое на первом буферном регистре 11, а на выходе вычитателя 6 - значение у/2 -ут/Ф - 1 т х, запоминаемое а тоетьем буферном регистре 13. В третьем та 15, воздействуя подключают второго коммута их входы, Трети 9-10 памяти вып...

Номер патента: 1297042

Опубликовано: 15.03.1987

Авторы: Золотовский, Коробков

МПК: G06F 7/552

Метки: возведения, квадрат

...младший разряд регистра 9, освобождающийся при сдвиге, записывается код с единичного выхода триггера 8. Элемент И 11 одним входом подключен к инверсному выходу старшего разряда регистра 9, вторым - к входу 12 устройства, Для формирования порядка числа, возводимого в квадрат, используется вычитающий счетчик 13, Порядок числа, возводимого в квадрат, подается на входы 14. Входы 14 соединены с входами счетчика 13 со сдвигом на один разряд в сторону старшего разряда. В результате порядок числа при эапи Если мантисса ненормализована, в40 старшем разряде регистра 9 код "О",сигнал нормализации проходит черезэлемент И 11. Содержимое регистра 9сдвигается на один разряд в сторонустарших разрядов, в его младший раз 45 ряд записывается содержимое...

Номер патента: 1297043

Опубликовано: 15.03.1987

Авторы: Носова, Руденко, Рябко

МПК: G06F 7/556

Метки: логарифмов, целой, части, чисел

...деления целой части (характеристик) логарифмов по основанию двух чисел, А 0 представленных либо числоимпульсным кодом, либо двоичным параллельным кодом. Числоимпульсный код поступает через последовательный информационный вход устройства на счетный вход входного счетчика 1.На параллельный информационный вход устройства, на вход установки счетчика 1 поступает п-разрядный двоичный параллельный код и заносится в счетчик,П р и м е р. Определение предлагаемым устройством характеристики логарифма по основанию два числа 35 ю, которое имеет двоичный код 00000 1000 11, .Этот код с выходов входного счетчика 1 поступает на входы группы п элементов ИЛИ 2,, 2. Самый старший разряд кода, имеющий единичное значение, является шестой, поэтому выходы...