G06F — Обработка цифровых данных с помощью электрических устройств

Номер патента: 1322258

Опубликовано: 07.07.1987

Авторы: Джирквелишвили, Евдокимов, Плющ, Пухов

МПК: G06F 7/49

Метки: деления

...На выходе сумматора 4 образуется величина Б, равная суммерезультатов на выходах блоков 8 и 9,и с учетом инвертирования блоком 11результата с выхода блока 7 имеем5,=0,0703125+0,5625-0,234375= 55=-0,007825.Аналогично, на выходе сумматора 12образуется результатБ -0 15625+0 234375-0 390625 58 2Полученные значения Б и Б с ны 2 ходов сумматоров 14 и 12 поступаютна входы делимого блоков 17 и 8 деления соответстненно. На входы делителя блоков 17 и 8 поступают значения величины, образованной на выходе сумматора 16,Таким образом, на выходе 9 образуется действительная часть реэульта,0078125та г =- = -0 00819670,953125а на выходе 20 образуется мнимая часть искомого результата0,390625"2 0,953125 0,409836.В общем виде искомый...

Номер патента: 1322259

Опубликовано: 07.07.1987

Авторы: Воронов, Збродов, Сидоренко

МПК: G06F 7/49

Метки: накапливающий, сумматор

...(1) вытекает, что Причем в первом случае уравнения (3) всегда а . = 1 -г = О где а,3и М - -е значения операндов А и В соответственно, а во втором случае а .1 = Ь= О, Это обуславливает что в первом случаеф если а 1-12 = Ъ- = 1, то распространение переноса в следующем частичном цикле может быть не далее чем , 1-разряд; во втором случае распространение переноса в 3 + 1,1-разряд; заканчивается в первом частичном цикле суммиро вания. Это исключает формирование цепочки обратных переносов более чем в пределах двух смежных групп для люА = О 1 О состояния триггера 0 01 1 О состояния триггера 1 01 00 состояния триггера 1 01 00 состояния триггера 1 10 1 О А + В = 1 101 О = 201 О Перед началом суммирования на вход11 подается единичный сигнал и...

Номер патента: 1322260

Опубликовано: 07.07.1987

Автор: Телековец

МПК: G06F 7/49

Метки: последовательный, сумматор

...подаются такжестаршими разрядамн вперед инверсныепо тожительные ч о грццательн. е значения второго операд (Ь), представленного цифрами 1,О и 1, и на входные шины 8 и 9 подаются прямые положительные и отрицатечгные знач.ничвторого операнда,Входная логика цс ргото 1)-триггера2 формигует значецц .тка 1 оженияБ, =Б, -22. в соответс - ,згги с:югнчес -1ким выражениемБ =а Ь: ",а Ь. 22260 1Входная логика второго П-триггера3 формирует отрицательное значениерезультата в соответствии с логическм выражением2, =Б, з Ь ЧЯ, ЬВходная логика третьего Р-триггера 5 формирует положительное значениерезультата в соответствии с логичес" 10 кцм выражениемЕ;а,Я,., Ь;ЧЬБ,Пример сложения двух чисела = О 101010 и Ь = 10110 10 1, реэуль"11 татом которого является...

Номер патента: 1322261

Опубликовано: 07.07.1987

Авторы: Айдемиров, Исмаилов

МПК: G06F 7/50

Метки: вычислительное, конвейерное

...множимые, и значений выходных (младших ) разрядов этих регистров нд входы блоков 2. Через элементы И-ИЛИ 11 и 12 на входы блоков 21 и 22 подаются в каждом такте коды множимых со сдвигом на соответствующее число разрядов из регистров 12 и 1 причем только через те элементы И-ИЛИ 11 и 12, на входы которых поступают единичные уровни с соответствующих разрядов регистров 1 и 1 э. Таким образом, с выходов элементов И-ИЛИ 11 и 12 на входы блоков 2 поступают частичные произведения, н результате суммирования которых вычисляются произведения соответствующих пар чисел, На остальные входы блоков 2 и на вход элемента 62 задержки как и ранее поступают числа, записанныево входных регистрах 1-1)5, 11+ и 1 которые суммируются с частичными...

Номер патента: 1322262

Опубликовано: 07.07.1987

Автор: Макаров

МПК: G06F 7/50

Метки: последовательно, поступающих, суммирования, чисел

...по этому адре 1322262 4В + С, прищ;В +С .+С при .щ1 в п В и равен сумме последних щ чисел, поступающих последовательно на входы 8 устройства, 25Число щ определяется коэффициентом пересчета счетчика 3 и может быть произвольным. Если щ = 2 , п старших разрядов выходного кода равны среднему арифметическому из щ последова тельно поступивших чисел,Работу устройства в течение одного такта можно проследить по временным диаграммам (фиг, 2). Диаграммы представлены для конкретного устройства, у реализованного на микросхемах серии К 155 при частоте тактового сигнала 2 МГц и длительности 300 нс (диаграмма 1). Состояние счетчика 3 изменяется по заднему фронту тактового сиг нала (диаграмма 2), времяравно длительности переходного процесса в счетчике...

Номер патента: 1322263

Опубликовано: 07.07.1987

Авторы: Булатов, Чистяков

МПК: G06F 7/50

Метки: двух, модуля, разности, чисел

...уменьшаемого первого вычитателя и с входом вычитаемого второго вычитателя, вход второго операнда устройства соединен с входом вычитаемовходами соответственно коммутатора, выход которого является выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, выходы заема старших разрядов первого и второго вычитателей соединены с управляющими входами коммутатора. Составитель В. БерезкинТехред А.Кравчук Рдактор П, Гереши Корректор М, Демчий Заказ 286444 Тираж 672 Подпис ноеВНИИПИ Государственного комитета СССРпо делам изобретшсй и открытий111035, Москва, Ж, Раушская иаб д,4/5 1 ризсодс.заос-пппсп рафич копредприяти, г, Ужгород, ул, Проектная, 4 тического контроля и управления.Цель изобретения - упрощенис устройства,На...

Номер патента: 1322264

Опубликовано: 07.07.1987

Авторы: Асцатуров, Батюков, Запольский, Лопато, Подгорнов, Шостак

МПК: G06F 7/52

Метки: деления

...обратной цеп 1 ьчицы С принудительно округленного усеченного делителя. Тогда (Х,-Р)- значение усеченного Оста 11,а, 11 опучаемого приведением к однорядному коду старп 1 их разрядов двухрядного кода остатка, где Р - величина, ца ко горую отличается значение ;сеченного остат Р=.21 1 1)С=Г=2( 11Сг г мс учетом этого и того, что Г = 1/(У +2(Х -Эти соотношения выполняются привсех зцачециях делителя У, заключенного в пределах 1/2 У 1. Таким образом, в сумматоре 5 принудительногоокругления делителя производится добавление к значению (1+3) старшихразрядов делителя, хранящегося в регистре 3 делителя, единицы в младший разряд.В узле 6 вычисления обратной величины формируется значение (1 с+2)старших разрядов обратной величиныприцудительцого...

Номер патента: 1322265

Опубликовано: 07.07.1987

Автор: Шостак

МПК: G06F 7/52

Метки: умножения

...регистр 7 задержки и буферные регистры 3 и 4 всехмодулей 16 обнулены, в регистре 1множимого хранится без знака и-разкрядный 2 -ичный код множимого (и 1 сразрядный двоичный код множимого).Здесь предполагается, что множимоеи множитель представлены в двоичноКкодированной 2 -ичной системе счисления, т,е. каждый разряд как множимого, так и множителя, представляет собой набор из К двоичных цифр.В каждом из и первых тактов работыустройства на его вход 9 поступаетпараллельно Е двоичных разрядов множителя, начиная с младших разрядов.,При этом в -ом блоке 2 вычисленияразрядных значений произведения осу 3 1322шествляется умножение 1 т. двоичных раэрядов множимого, поступающих на еговход первого сомножителя с выхода 11я1-го 2 -ичного разряда...

Номер патента: 1322266

Опубликовано: 07.07.1987

Авторы: Богомаз, Шостак

МПК: G06F 7/52

Метки: умножения

...сумматоров 15 и 16 информация выдается в двоичцо-десягичцом коде с избытком т.6.Пр умеожении деся ичнхдвоичных чисе; устройство работает следующим образом.Режим десятичного умцожетия. Придесятичном режиме умножения цэ каждом такте работы устройства осуществляется умножение двух десятичных цифр первого сомножителя, хранящегося в регистре 1, нл все цифры второго сомножителя, хранящегося в регистре 2. В первом такте управляющий сигнал на входе 18 режима работы устройства разрешает формирование на выходах матрицы 4 умножения четырех слагаемых, предстлвлеццых в двоично-десятичном коде, причем слагаемые первой и третьей гругп в.ходов матрицы умножения представлены в двоичцо-десятичном коде с избытком +6 а слагаемые второй и четвертой...

Номер патента: 1322267

Опубликовано: 07.07.1987

Автор: Партала

МПК: G06F 7/544

Метки: вычисления, обратной, функции

...регистра 5 последовательнь приближений, импульс "Пуск" обнуляет его. Тогда на выходе сумматора 2 будет также х , так как на вход первог операнда сумматора-вычитателя 2 с вы хода регистра 5 поступает нулевой ко а на выходе блока 3 памяти значений прямой функции будет у (х,).Схема 4 сравнения определяет, что больше: х,у(х,) или х У, (х, В зависимости от этого устанавливает ся дальнейший режим работы устройства - либо режим суммирования (фиг, 2 а), либо режим вычитания (фиг. 2 б) Установка режима производится подаче на информационный вход триггера 8 вь ходного сигнала схемы 4 сравнения.1Для записи в триггер 8 информации со схемы 4 импульс "Пуск" задерживается в элементе 7 задержки на время задержки распространения кода х, при прохождении...

Номер патента: 1322268

Опубликовано: 07.07.1987

Автор: Коляда

МПК: G06F 7/544, G06F 7/72

Метки: вычисления, модулярной, системе, счисления, функций

...(его значение н данный момент несущественно) с выхода сумматора 12 через второй информационный вход груп13222 В ходе третьего цикла (такты с де сятого по четырнадцатый) наряду с выполнением описанных действий в связи с выполнением третьего функционального значения в десятом такте сумматор 2, складывая содержимое регист 50 ра 18 с выходной величиной блока 7 элементов ИЛИ (на нулевом такте каждого цикла она равна нулю), получает модулярный код числа С (Х)У, который через второй информационный вход 55 группы мультиплексоров 16 передается в блок 17 масштабирования (ввидуб =о =О), умножитель 13 находит модулярный код произведения чисел С, (Х) пы мультиплексоров 16 передается в блок 17 масштабирования чисел.В ходе тактов с пятого по...

Номер патента: 1322269

Опубликовано: 07.07.1987

Авторы: Золотовский, Коробков

МПК: G06F 7/544

Метки: извлечения, квадратов, корня, суммы, трех, чисел

...Б; в предположении, что г-ый разряд ПЛ, равен 1 со знаком минус.1В сумматоре 15 сформируется суммаг8= Х +У +г-П,По затухании переходных процессов подается сигнал Са на вход 20. Если ЯО, триггер 17 остается в единичном состоянии Игу = 1). Если БО, в триггер 17 запишется инверсия знака суммы 51 т,е. он перейдет в нулевое состояние Игэ, = О). По затухании переходных процессов, вызванных сигналом С , цикл завершается. На вход 8 подается следующий сигнал С, и выполняется следующий цикл. После выполнения (и+2)-го цикла в триггере 17 будет записан младший разряд функции Р, в регистре 7 - остальные разряды.Формула изобретенияУстройство для извлечения корня из суммы квадратов трех чисел, содержащее пять регистров, три сумматора, четыре...

Номер патента: 1322270

Опубликовано: 07.07.1987

Автор: Чуватин

МПК: G06F 7/544

Метки: вычислительное

...первой суммы в условиях, когда комбинированная константа Ф(Т.К,Р.Е) не имеет логарифмической составляющей, при этом правилаопределения значения Е, определяемыеоператором (10) алгоритма, обеспечивают сходимость суммы констант к нулю В-О. Цепь: первый сдвигатель 9, второйсумматор-вычитатель 6, второй регистр2 и цепь: второй сдвигатель 1 О, первый сумматор-вычитатель 5, первый регистр 1 продолжают формирование соответственно ординаты и абсциссы вектора в соответствии с операторами(13) и (4) алгоритма.В результате вычислениЯ после выполнения итераций с двойными шагамив регистрах сформированы следующиерезультаты: в четвертом А 1, в третьем В=О, во втором С=здп 1 п(Х),в первом 0 сов 1 п(Х)1, т,е. реализованы соответствующие выражения...

Номер патента: 1322271

Опубликовано: 07.07.1987

Авторы: Белецкий, Калганов, Кулик, Матвеев, Твердохлеб, Трофимов

МПК: G06F 7/544

Метки: вычислительное

...логическая "1", свидетельствующая о готовности устройствак выполнению следующей операции. Частное от деления Ь на а находит- ся в результате реализации итерационного алгоритмах =(1-а) х +Ь= а 1 х +Ь,Ь с а, с 0,1,2 (1) где а , - дополнительный код операнда а, Алгоритм (1) сходится при 0а1. Начальное приближение х =Ь записывается в регистрследующим образом.На вход 12 задается код логического 0", на вход 13 - операнд Ь, на вход 14 - уровень логической "1", а на входы 15 и 16 - уровень логического "0", Через время окончания переходных процессов в коммутаторе 3, преобразователе 5, умножителе 6, сумматоре 7 и блоке 8 устранения сбоев на втором входе регистра 1 присутствует код числа Ь, который при поступлении логической "1" на первый...

Номер патента: 1322272

Опубликовано: 07.07.1987

Автор: Мих

МПК: G06F 7/548

Метки: вычисления, косинуса, синуса, функций

...функций впх и соях; на фиг. 2 - геометрическая интерпретация, поясняющаяалгоритм, лежащий в основе работы устройства,Устройство содержит первый регистр1, первый 2 и второй 3 блоки памяти,схему 4 сравнения, второй регистр 5,сумматор 6 единицы, умножитель-сумматор 7 и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8.В качестве схемы прибавления единицы может быть использован, например,счетчик или сумматор. Умножитель-сумматор 7 может быть выполнен на микросхемах,Предлагаемый преобразователь реализует следующий алгоритм вычисленияфункций вхпх, совх: 1аргумента Х и Х соответственно,с мСтаршая часть разрядов кода аргумента поступает на адресный вход второго блока 3 и через сумматор 6 единицы на адресный вход первого блока 2. При этом с выхода второго блока 3 на...

Номер патента: 1322273

Опубликовано: 07.07.1987

Автор: Баранов

МПК: G06F 7/552

Метки: квадратор

...1-м шаге вычисления, который под действием тактовых импульсов записывается в регистр 1 сдвига.В это время в регистре 2 двоичныйкод величины Х;, увеличивается на единицу. Действительно, установкатриггера 6 в единичное состояние обеспечивает разрыв цепи циркуляции кодовс выхода регистра 2 сдвига на его вход, так как элемент И 7 закрыт нулевым сигналом инверсного триггера 6. Следовательно, до возврата триггера 6 в нулевое состояние в младшиеразряды кода регистра 2 сдвига записываются нулевые сигналы. Триггер 6 возвращает в нулевое состояние первый, начиная с младшего разряда, нулевой сигнал кода, который сдвигается с выхода регистра 2 сдвига, Переход триггера 6 из единичного состояния в нулевое приводит к формированию на выходеэлемента И 7...

Номер патента: 1322274

Опубликовано: 07.07.1987

Авторы: Берия, Гогишвили, Дадианидзе, Дидебулидзе, Сафарян, Цагарели

МПК: G06F 7/58

Метки: величин, генератор, равномерно, распределенных, случайных

...импульс (фиг. 2 г),которым изменяется состояние выходов триггера 10 (фиг. 2 е), при этомэлемент И 4 запирается, одновибратор 11 вырабатывает импульс (фиг,2 ж),которым осуществляется перенос числа М, с информационного входа счетчика 3 на его выход, а задним егофронтом измеряется состояние источ пульсами) в течение Я, +1 периодовтактовой частоты. 35 Длительность цикла пропорциональна 2 (О -1)+(М +1) ЗМЕсли источник 1 генерирует равномерно распределенные числа в диапазоне 1 - (2 - 1), где ш - количество разрядов выходного кода, то амплитуды выходного напряжения будутраспределены равномерно в диапазоне1 - (2 -1), длительности импульсовв диапазоне 1 - (2 -3) периодов тактовой частоты промежутки между импульсами - в диапазоне 2 - 2...

Номер патента: 1322275

Опубликовано: 07.07.1987

Авторы: Гроль, Карачун, Лупанова, Ништ, Романкевич

МПК: G06F 7/58, H03K 3/84

Метки: генератор, испытательных, кодов

...занесением содержимого регистра 16 в ячейку блока 12 оперативной памяти 12 по адресу, установленному в предыдущем такте. После этого осуществляется увеличение содержимого счетчика 5 адреса по +1В режиме загрузки блок 1 управления работает следующим образом.При заполнении блока 14 регистров сдвига по сигналу исходной установки триггер 29 устанавливается в единичное состояние, поддерживая единичный сигнал на выходе 17 блока 1 управления, и открывает элемент И 28, разрешая прохождение синхросигнала с выхода 25 генератора 18 тактовых импульсов на выход 9 блокауправления. По сигналу Исходная установка" триггеры 32 и 30 устанавливаются в нулевое состояние, По синхросигналу с выхода 23 генератора 18 тактовых импульсов (при наличии...

Номер патента: 1322276

Опубликовано: 07.07.1987

Авторы: Анисимов, Байков, Борисов, Галимзянов, Назаров

МПК: G06F 7/58

Метки: датчик, случайных, чисел

...делителя 14 число ,Я/ 2 ина выходе умножтеля 15 число Х113 ехр -- Я+1 М)2После задержки в элементе 5 за 11держки этот же импульс вызывает Опрос" генератора 6, который вырабатывает число в интервале (О, Г ,),гдемаксимальное значение плотности Б,-распределения Джонсона, являющееся функцией параметров распределения и определяемое заранее по параметрам Е,ЭВ блоке 16 число х сравниваетсяс числом Е . Если х с Г, сигнал свыхода блока 16 сравнения поступаетна вход ключа 28. В результате числох проходит на вход устройства и яваляется одним из возможных чисел,имеющих 5 -распределение Джонсона.Если хГ, сигнал на выход устройства не поступает.Описанные выше процессы повторяются многократно по каждому из импульсов генератора 4, что позволяет...

Номер патента: 1322277

Опубликовано: 07.07.1987

Авторы: Алексеев, Крикун, Мардас, Маслиев

МПК: G06F 7/58

Метки: временного, интервала, формирования

...таким образом, что на выходе блока 4 20 формируется напряжение, пропорциональное 1/2 ш, а на к-ом выходе блока 5 - пропорциональное к/ш (к1, 2, , и). Коэффициент усиления по остальным (и-тп) выходам ра 25 вен О,Сигнал с ныхода блока 4 поступает на второй вход схемы 11-1 сравнения и на первые входы двухнходовых сумма. торов 10-1 10-(п), на вторые входы которых подан сигнал к-го выхода блока 5. Таким образом, на вторых входах схем 10-1 сравнения поддерживается напряжение, пропорцио 1 1-1нальное К. =- +2 шШПри поступлении на вход 18 запускается датчик 14, на выходе которого формируется напряжение, пропорциональное случайному числу КК, ран номерно распределенному на интервале 0,1, Это напряжение поступает на первые входы схем 10-1...

Номер патента: 1322278

Опубликовано: 07.07.1987

Авторы: Коляда, Селянинов

МПК: G06F 7/72

Метки: модулярной, системе, сложения, счисления, чисел

...регистра 23 сдвига принимает единичное значение. На втором такте рассматриваемой операции на управляющий вход блока 4 мультиплексоров устройства с четвертого выхода блока 7 управления подается сигнал б =1, поэтому содержимое второго входного регистра 13 (модулярный код числа+ В) через второй информационный вход блока 14 мультиплексоров устройства подается в блок 15 вычисления интервального13222индекса числа ггля вычисления машинного интервального индекса Т( В) числа В, молулярный код (, 7, ф 1 к.) с выхода сумматора-вычитателя 1 О подается на первый вход формирователягтег ральных характеристик модулярного кода, который начинает вычисление поправки Амербаева(С) и знака числа С. Одновременно с этим на втором такте операции модулярные...

Номер патента: 1322279

Опубликовано: 07.07.1987

Автор: Пшеницын

МПК: G06F 9/22

Метки: микропрограммного

...управления, содержащее первый и второй1322279адресные регистры, с первого по четвертый блоки управляющей памяти, коммутатор, регистр микрокоманд, с первого по третий дешифраторы первую и вторую группы из Б элементов И 5 (где Б - разрядность кода логических условий), с первого по шестой элементы И, с первого по третий элементы НЕ, первый и второй элементы ИЛИ,причем выход первого адресного регист ра соединен с адресными входами с первого по четвертый блоков управляющей памяти, выходы первого, второго, третьего и четвертого типов микрокоманд которых подключены соответ ственно к первому, второму, третьему и четвертому информационным входам коммутатора, выход которого соединен с информационным входом регистра микрокоманд, выход поля...

Номер патента: 1322280

Опубликовано: 07.07.1987

Автор: Пшеницын

МПК: G06F 9/22

Метки: микропрограммного

...с условным 30переходом, ветвлением до четырех направлений и возможностью адресоватьлюбую микрокоманду в пределах сектора (32 микрокоманды).3. Если в текущей микрокоманде 35имеет место в битах 9 и 10 код функционального перехода, то коммутацияадреса происходит следующим образом:биты 0-3 остаются без изменения; входы битов 4-6 коммутируются с выходами битов 2-4 регистра 6 микрокоманд;входы битов 7-О коммутируются с третьим групповым внешним входом устройства 25; биты 11 и 12 формируютсякак в известном устройстве. 45Таким образом адрес следующей микрокоманды формируется как адрес функционального перехода с воэможностьюветвления на 64 направления, с помощью которого можно адресовать любую 50микрокоманду в пределах одного...

Номер патента: 1322281

Опубликовано: 07.07.1987

Автор: Веселов

МПК: G06F 9/22

Метки: микропрограммное

...Причем во всех ячейках блока 9 памяти, соответствующих описываемым участкам программы, сформирован сигнал, поступающий на второй вход элемента И и разрешающий прерывание по сигналам условий группы входов 12 устройства. Одновременно из блока 9 памяти во вторую группу адресных входов блока 8 памяти поступает код, определяющий область возможных мест, с которых возможно продолжение программы.В первую группу адресных входов блока 8 памяти поступают соответствующие сигналы группы 12 входов устройства, совокупность которых определяет конкретное место программы, с которого необходимо продолжить работу устройства после возникновения хотя бы одного условия прерывания из группы 12 входов. При появлении хотя бы одного из условий прерывания на...

Номер патента: 1322282

Опубликовано: 07.07.1987

Авторы: Могутин, Тимонькин, Ткаченко, Харченко

МПК: G06F 9/22

Метки: микропрограммное

...2 считыва- ется код операции с выхода 4, регист 3 132228ра ч а в регистр 5 - остальная информация. После записи операционнойчасти первой микрокоманды этой микропрограммы в регистр 3 на его выходе3, конца команды появляется нулевойсигнал. Палее устройство работаетаналогично первому случаю,Если после окончания операции(микропрограммы) в программе необходимо выполнить условный переход, то 1 Ов этом случае значение сигнала меткиравно единице. Так как значение сигнала на вьжоде 3, конца команды регистра 3 единичное, он разрешает работу мультиплексора 1 О и на его выходе появится проверяемое логическоеусловие программы, в зависимости отзначения которого коммутатор 6 будетпередавать на вход регистра 2 адресаили адрес (текущий), записанный в...

Номер патента: 1322283

Опубликовано: 07.07.1987

Авторы: Дмитров, Сперанский, Тимонькин, Ткаченко, Улитенко, Харченко

МПК: G06F 9/50

Метки: запросов, многоканальное, обслуживания

...19,Если в момент прихода импульса навход 20 в устройстве находилось болееодного сигнала от источников запросов,на выходе мажоритарного элемента 8появится единичный сигнал, которыйоткроет элемент И 6. Тогда сигнал свхода 20 установит триггер 3 в единичное состояние. Сигнал с единичного выхода триггера 3 откроет элементИ 4 и импульсы с выхода генератора 7будут поступать на счетггые входысчетчиков 10, входы элементов И 15.По каждому импульсу тоцы в с летчиках 10 уменьшаотся (при вы итающихсчетч:;ах) или увеличиваются (присуммирующих счетчиках) на еднн 1 пГу.Это продолжается до тех пор, пока всчетчике 10 одного из каналов (у которого вьппе приоритет), име 1 оших запрос, не сформируется код старшегоприоритета.При этом на выходе дешифратора...

Номер патента: 1322284

Опубликовано: 07.07.1987

Авторы: Ганитулин, Попов, Ступин

МПК: G06F 9/50

Метки: доступа, многоканальное, организации, ресурсам

...при формировании кода номера абонента и записи его в очередь н выбранном узле 19 формирования очереди.Пс .ганершс циц обслукиваггигг заявки по входам 27 н устройство подаются сигналы освобождения соответствугогггихресурсов, устанавливающие одноименные разряды регистра 14 в состояние 1".Пусть н один и тот же момент врег:сци н регистр 14 поступают сигналы от всех ресурсов. Для данного случая характерен второй режим работы устройства. При этом единичными сигналамц с одноименных выходов разрядов регистра 14 открыты по вторым входам одггоимецные элементы И 15 и 17, а нулевыми сигналами с нулевых его выходов блокируется передача сигналов с выходом схем 23 сравнения во всех узлах О сравнения группы через элементы И 22 и ИЛИ 21 на вторые входы...

Номер патента: 1322285

Опубликовано: 07.07.1987

Авторы: Дмитров, Тимонькин, Ткаченко, Харченко

МПК: G06F 9/50

Метки: абонентов, магистрали, многоканальное, общей, подключения

...магистрали 12 подключен абонент с более высоким приоритетом, чем данный. Тогда нулевой сигнал с выхода этого элемента закроет элементы И 7. 1-7.Ии на их выходах находятся также нулевые сигналы. Таким образом, к моменту окончания переходных процессов на выходе элемента 11 задержки появится единичный сигнал, который передаст управление коммутаторами 10. 1-10.Н от триггера 4 элементам И 7,1-7.0-1. Но так как все коммутаторы10.в О,Я закрыты нулевыми сигналами с выходов элементов И 7.1-7.Хи элемента 6,1 сравнения, то адрес данного абонента снимется с общей магистрали 12.5Если потенциал старшего разряда адреса абонента соответствует потенци,алу на старшем разряде общей магистрали 12, на выходе элемента 6,1 сравнения сформируется единичный...

Номер патента: 1322286

Опубликовано: 07.07.1987

Автор: Нисневич

МПК: G06F 11/08

Метки: восстановления, два, информации, модулю

...взаимно инверсные сигналы: на выходе блока 1 - логическая единица и на выходе блока 2 - логи О ческий нуль.Эти сигналы не препятствуют прохождению информационных сигналов с входов блоков 4 коррекции на их выходы. В случае ошибки группа входов, в ко торой блок свертки по модулю два выделит наличие искажения, блокируется. Если при этом информация во второй группе не содержит ошибки, сигналы этой группы странслируются на обе 50 группы информационных выходов во взаимно инверсных кодах.Если и во второй группе входов устройства обнаружена ошибка, оРе группы выходов устройства заблокиро наны и на их входах будут: на прямых выходах - логические нули, на инверсных - логические единицы. При этом 8 бна выходе элемента И 3...

Номер патента: 1322287

Опубликовано: 07.07.1987

Авторы: Ази, Бобырь

МПК: G06F 11/16

Метки: периодических, последовательности, сигналов

...и второй вход сумматора 2 по модулю два. Одновременно на первый вход сумматоры 2 по модулю два поступает задержанный на период повторения (Т) в первом элементе 1 задержки первый импульс последовательности. На выходе сумматора 2 по модулю два нулевой сигнал и остальные элементы устройства не изменяют своего состояния. С приходом третьего и;г.д. импульсов последовательности устройство работает аналогично описанному. В реальных системах генераторы импульсов могут иметь некоторую нестабильность частоты и формы импульсов. При применении предлагаемого устройства к генератору импульсов последовательности должны быть предъявлены следующие требования: по стабильности периода повторения (частоты) - реальные значения времени между...