H03M — Кодирование, декодирование или преобразование кода вообще
Преобразователь двоичного кода в код по модулю к
Номер патента: 1429322
Опубликовано: 07.10.1988
Автор: Музыченко
МПК: H03M 7/12
Метки: двоичного, код, кода, модулю
...выходов блока 3 они объе-диняются по ИЛИ.Разрядность сумматора 1 ш=1 ОК К++ 1, количество разрядов двоичногок 1 ода (входов 4) и произвольно.Блок 2 представляет собой многойороговьй элемент с Весами входов2 (1. 0,1, , и) и порогамиВыходов А = К, 2 К.1 К (1 к2"- 11в в в -). Он может быть выполненВ виде пороговых элементов с соответСтвующими порогами,Блок 3 представляет собой совокупность (1 - 1) элементов запрета.Конструкция его может быть оптимизи 1 ована непосредственным подключением1-го выхода блока 2 к вторым входамтех разрядов суМматора 1, для которыхв соответствующих разрядах двоичногоФйредставления чисел В2 -О КЯ 6 1,1, , и 1, такое, что В,0,2с Ч К) при ц = .1 кк 1 имеется единица, а при ц ( 1 - О.Преобразователь...
Устройство для декодирования кодов, представленных в системе остаточных классов
Номер патента: 1429323
Опубликовано: 07.10.1988
Авторы: Брезгунов, Долгов, Скрынник, Халимов
МПК: H03M 7/18
Метки: декодирования, классов, кодов, остаточных, представленных, системе
...черезэлемент И 81 не проходит, а поступает через элемент И 84 на вход элемента 57 задержки и установочный входтриггера 50 и устанавливает его внулевое состояние, Нулевой сигнал свыхода триггера 50 поступает на второй и третий входы направления приемасумматора 77, а единичный сигнал поступает на первый вход направления приема сумматора 77. Импульс с выходаэлемента 57 задержки проходит, черезэлемент ИЛИ 66, поступает на входэлемента 58 задержки и вход разрешения приема сумматора 77. Информация,поступившая на первый информационныйвход сумматора 77 с информационного вы"/Рассмотрим работу блока для следующих случаев:1. о, -а,0 В этом, случае единичный сигнал с выхода элемента И 82 поступает на вторые входы элементов И 88 и 89.Значение /ог -...
Устройство для обнаружения и исправления ошибок кодом рида соломона
Номер патента: 1429324
Опубликовано: 07.10.1988
Авторы: Аверьянова, Гудко, Мартыненко, Пономарчук
МПК: H03M 13/00, H03M 7/18
Метки: исправления, кодом, обнаружения, ошибок, рида, соломона
...пакетов35 ошибок без его усложнения,В режиме кодирования на вход 11управления поступает признак кодирования (уровень 0), который совместнос кодовыми комбинациями, поступающими40 по шинам 10 и 12 соответственно изблоков 3 и 5, является адресом выбора из блока 1 начального адреса кодирования, поступающего по шине 13на счетчик 2. Со счетчика 2 по шине45 14 адрес без изменения вьдается вблок 3, по которому в нем записаныуправляющие сигналы выполнения первойоперации, результатом которой явля ется обработка первого информаци 5 О онного символа. Первый информационный символ по информационной шине 8поступает в блок 5, откуда беэ изменения записывается через блок 6 вблок 7,55 ля Адрес обработк символов счетчика сигналоинформаедователтактовых...
Устройство для декодирования циклических кодов
Номер патента: 1429325
Опубликовано: 07.10.1988
Автор: Качерович
МПК: H03M 13/15
Метки: декодирования, кодов, циклических
...происходитпри прохождении первого импульса отгенератора 9 через элемент И 8+.Этот импульс осуществляет один сдвигв генераторе 4 и распределителе 5импульсов, После этого сдвига на первом выходе распределителя 5 оказывается сигнал "1", а на всех другихего выходах - сигнал "О". Сигнал "1"с первого выхода распределителя 5осуществляет параллельную запись вгенератор 4 последних к столбцовпроверочной матрицы двоичного вектора, соответствующего (и-Е+1)-мустолбцу проверочной матрицы. Одновременно сигнал "1" подается и на управляющий вход порогового элемента, врезультате. чего меняются величиныего порогового значения с на значение (-1). До окончания данного такта величина порога более не переключается,Если один ошибочный символ попадает на...
Преобразователь кода во временной интервал
Номер патента: 1431033
Опубликовано: 15.10.1988
Авторы: Беликова, Козлов, Севрюгин
МПК: H03M 1/82
Метки: временной, интервал, кода
...по адресу первого текущегопериода, сформированного счетчиком9, данные из ОЗУ 11 считываются вблок 12 и начинается формирование дополнительного временного интервала.Разрешающий потенциал с выходаблока 8 обеспечивает прохождение импульсов генератора 1 через элементИ 15 на счетный вход счетчика 16.Последний просчитывает эти импульсыдо тех пор, пока его содержимое нестановится равным содержимому, считанному из ОЗУ 11. В этот момент навыходе блока 12 появляется потенциал,поступающий для преобразования в узкий импульс на формирователе 13. Далее этот импульс через элемент 14 обнуляет счетчики 3 и 16. В момент обнуления заканчивается формированиевременного интервала первого текущего периода, который регистрируетсяи просчитывается в ЭВМ...
Преобразователь перемещения в код
Номер патента: 1431072
Опубликовано: 15.10.1988
Авторы: Вайтека, Кожухова, Крищюнас
МПК: H03M 1/26
Метки: код, перемещения
...из моста, образованного переменным резистором 4, постоянными резисторами 5 и 6 и сканистором 3, при наличии светового указателя на активной части сканистора 3, в момент Т сравнения напряжений Е у и напряжения на пассивном слое сканистора 3, создает отрицательный перепад напряжения Е(Фиг. 2 в) на выходе дифференциального усилителя 7, На выходе дифференцирующего звена 8 этот перепад напряжения образует импульс (момент Т 1 фиг. 2 г), действующий навходе порогового элемента 9, имеющего порог срабатывания Е . В моментравенства напряжений на выходе дифференциального звена 8 и Е порогоопвый элемент 9 формирует импульс,устанавливающий инверсный выход триггера 10 в состояние "0" (моментТ,1 Фиг. 2 д), которым закрываетсяэлемент И 12 и...
Многоканальный цифроаналоговый преобразователь
Номер патента: 1431073
Опубликовано: 15.10.1988
Авторы: Карга, Ольшанский
МПК: H03M 1/66
Метки: многоканальный, цифроаналоговый
...записи входная информация на входах Р -0, записыавется в соответствующие ячейки памяти и одновременно появляется на выходах ч -Ч блока 2 цифровой памяти и далее поступает на вход ПКН 3, В этом режиме информация, поступающая по шине входного кода, записывается в соответствующие ячейки блока 2, адрес которых выставлен на шине текущего адреса и, следовательно, на адресных входах блока 2, Эта же информация одновременно появляется на выходах Ц - Цблока 2 цифровой памяти и далее поступает на преобразование в ПКН 3 и в виде аналогового сигнала поступает с выхода ПКН на информационный вход ключей 4. На вход дешифратора 10 подается адрес, установленный по сигналу "запись", на шине кода текущего адреса. При этом открывается один из ключей 4,...
Устройство для передачи и приема информации
Номер патента: 1431074
Опубликовано: 15.10.1988
Автор: Севастьянов
МПК: H03M 3/02
Метки: информации, передачи, приема
...синхронизации не происходит, и по первому сигналу с выхода накопителя 78 осуществляется сброс в нулевое состояние накопителя 77.При отсутствии синхросигнала в г, следующих подряд циклах (г - коэффициент накопления в накоплителе 77) элемент 79 открывается и первый ложный импульс Б 1, сформировавшийся на выходе селектора 14, приводит делитель 80 частоты и накопитель 78 в левое состояние, а накопитель 77 - в состояние, соответствующее г импульсам на его входе.Если ложный маркерный сигнал М 1 Формируется на одних и тех же позициях цикла меньше, чем граз подряд (г - коэффициент накопления накопителя 78), накопитель 77 оказывается заполненным и процесс опознавания маркерного сигнала продолжается до момента формирования следующе 1 о 1 с...
Устройство для декодирования двоичных последовательностей
Номер патента: 1431075
Опубликовано: 15.10.1988
Авторы: Величенков, Косолапов, Медников, Наумкин, Тимошенков, Френкель
МПК: H03M 5/00
Метки: двоичных, декодирования, последовательностей
...проверочных сумматоров организуется 1 проверок текущего символа а последовательности. 1 выха 1дов блока проверочных сумматоров 2 подключены к 1 входам мажоритарногоэлемента 3, который формирует на своем выходе путем голосования побольшинству" значение текущего символа а, с меньшей вероятностью ошибки, чем на входе. С выхода мажоритарного элемейта 3 символы последовательности поступают на и-разрядный, где п - степень полинама, описывающего М-последовательность, дополнительный регистр 4, к соответствующим разрядам которого подключенывходы определителя 5 координат ивходы Формирователя 6 координатсогласно соотношениям 3: нс 1 с с -х = 5 С а- +и-1:-1-С соответственно, В данном примере в формирователе б координат нет ни одного палусумматара и...
Устройство контроля аналого-цифровых преобразователей
Номер патента: 1432770
Опубликовано: 23.10.1988
Авторы: Ищук, Сидоровский
МПК: H03M 1/10
Метки: аналого-цифровых, преобразователей
...импульсов, который работает на переполнение и может быть реализован, например, использованием микросхемы типа 105 ЭЗИЕ 7,Счетчик 16 осуществляет подсчетчисла поступакщих на его вход 2 сигналов окончания процессов измерения,формируемых цифровым вольтметром 2. 15Сигнал переполнения счетчика 16 через контактную группу коммутатора 13сигнала изменения эталонного кода Вподается на второй вход формирователя 5 эталонного кода, для измененияего значения на единицу, после набора необходимого числа статистическихизмерений для построения гистограммы, распределения уровней срабатыванияАЦП для измеряемого кванта, Разрядность счетчика определяется априорнозаданным числом необходимых статистических данных.Одновременно по сигналу Пуск"осуществляют...
Устройство для автоматического измерения погрешности преобразователя угла
Номер патента: 1432771
Опубликовано: 23.10.1988
Авторы: Домрачев, Слепич, Тафинцев
МПК: H03M 1/10
Метки: погрешности, преобразователя, угла
...блоке 7 сформируется код, пропорциональный сигналу преобразователя 16 угла в соответствующей угловой координате, При дальнейшем вращении вала привода 1 нуль-орган 4 повторно формирует последовательность импульсов, управляющую дешифратором 12, Но при этом измеренный сигнал преобразователя 16 угла не просто заносится с выхода блока 6 в регистр 18 соответствующего арифметического блока 7, а складывается с сигналом, занесенным в этот арифметический блок 7 при предыдущих оборотах преобразователя 16 угла, Это обеспечивается тем, что на первые входы сумматора 17 поступает измеренный сигнал, а на вторые - выходной сигналрегистра 18. Таким образом, после окончания нескольких оборотов преобразователя 16 угла на выходах арифметических...
Преобразователь перемещения в код
Номер патента: 1432772
Опубликовано: 23.10.1988
Авторы: Иванов, Краснобаев, Кухарский, Панков, Фоменко, Швецов, Юмашев
МПК: H03M 1/24
Метки: код, перемещения
...счетчиков 14.1-14,п, Дальнейший прямой счетпри перемещении продолжается аналогичным образом.При перемещении кодовых дорожеквправо первым срабатывает чувствительный элемент 5, элементы И 12 и 13блокируются. Последующим послвдовательным включением чувствительныхэлементов 4 и 5 формируется импульсна выходе блока 11 дифференцирования, 45который через элемент И 13 поступаетна вычитающие входы реверсивных счетчиков 14,1-14.п. Дальнейший счет продолжается аналогично,Съем информации с шин 17.1-17,псъема информации производится присигнале "О" на шине 16 разрешениясчитывания информации, поступающем вовнешние устройства, воспринимающиеинформацию, например ЭВМ.В процессе перемещения дополнительных кодовых дорожек 3.1-3.ш приш=п периодически, с...
Аналого-цифровой преобразователь с компенсационным интегрированием
Номер патента: 1432773
Опубликовано: 23.10.1988
Автор: Демидов
МПК: H03M 1/52
Метки: аналого-цифровой, интегрированием, компенсационным
...база-эмиттер, генератор 18 тока к клемме отрицательного потенциала. Базовый ток 1 второго транзистора 17 (фиг.2, диаграмма 24) протекает от входа интегратора 4 к второму входу компаратора 5. Его направление совпадает с направлением тока 1, протекающего через резистор 3, В результате ток на выходе интегратора 4 1 о, а следовательно, и ток заряда конденсатора (фиг.2, диаграмма 25) определяется выражением 1 ц 1 + 1. Это сокращает "мертвое" время работы АЦП, т.е. время переэаряда конденсатора 10 интегратора 4 от уровня ограничения до уровня срабатывания компаратора 5 при малых входных сигналах, и делает его конечным для нулевого входного напряжения.При достижении выходным напряжением интегратора 4 (фиг.2, диаграмма 26) нулевого уровня...
Преобразователь амплитуды импульсов в код
Номер патента: 1432774
Опубликовано: 23.10.1988
Авторы: Гладкий, Гончаров, Куценко
МПК: H03M 1/54
Метки: амплитуды, импульсов, код
...амплитудой П,и периодом Т от генератора 5, В это жевремя накопленный в диоде 1 О неравновесный заряд Д начинает уменьшаться,ввиду рекомбинации носителей заряда(фиг, 2 в, линия 1) и их рассасыванияобратным током 1 ор(линия 11). Скорость изменения накопленного зарядаопределяется уравнением Распределение носителей при рассасывании накопленного заряда Ц,н отрицательными тактовыми импульсами напряжения неизменной амплитуды Ц.тп соответствует линии 11.Наличие электрического поля в базе (п-области) диода 10 с накоплением заряда, направленного от вывода к р-ппереходу, способствует уменьшению времени спада обратного тока по истечении рассасывания накопленного заряда, что; в свою очередь, позволяет уменьшить период входных импульсов, увеличивая...
Устройство для кодирования коэффициента передачи четырехполюсников
Номер патента: 1432775
Опубликовано: 23.10.1988
Автор: Федоров
МПК: H03M 1/60
Метки: кодирования, коэффициента, передачи, четырехполюсников
...и ФВЧ 15. ФНЧ 14 отфильтровывает сигнал ИЧП 6 и высшие гармоники с частотами г(п=3,5,) выходного напряжения элемента 10 ограничения, ФВЧ 15 пропускает на свой выход лишь высокочастотную компоненту (фиг, 2, эпюра 38), выходного сигнала элемента 13 задержки, порождаемую сигналом ИЧП 6. Временная зависимость частоты Г(С-Т) этой компоненты представлена на эпюре 39 (фиг. 2). 25При С=О по входу 24 сброса производится установка формиронателя 17 импульсов и реверсивного счетчика 27 в исходное состояние. Формирователь .17 импульсов возбуждается по входу 16 положительными перепадами выходнаго напряжения элемента 10 ограниченияи формирует потенциалы У(С)=0 при 0С сТ, У, (С)=1 при С) Т (фиг. 2, эпюра 40) и У (С)=У, (С-Т) (фиг. 2, эпюра 41),...
Устройство для измерения времени установления цифроаналогового преобразователя
Номер патента: 1432776
Опубликовано: 23.10.1988
Авторы: Абаринов, Козусев, Разин
МПК: H03M 1/66
Метки: времени, преобразователя, установления, цифроаналогового
...до вхождения сигнала ЦАЛ 25 в заданную зону, когда компараторы 1 О и 11 снова начинают Фиксироваться в единичном состоянии. Код счетчика 17 после К измерений снова будет превышать И, но результат сравнения с первого вьхода компаратора 20 кодов не вызывает изменения состояния Фор - мирователя 5, так как элемент ЗАПРЕТ заблокирован сигналом триггера 22. Положение строб-импульса в дальнейшем остается неизменным, Триггер 23 устанавливается в единичное состояние в момент начала переходного процесса, а обнуляется строб-импульсом. На выходе триггера 23 периодически формируется импульс, длительность которого равна времени установления ЦАП 25 и измеряется с помощью измерителя 24 временных интерваловТаким образом, строб-импульс сдвигается...
Устройство для цифроаналогового преобразования с контролем
Номер патента: 1432777
Опубликовано: 23.10.1988
МПК: H03M 1/66
Метки: контролем, преобразования, цифроаналогового
...1,2 и с выхода элемента И 28 поступит на блок 17 индикации сигнал отключения преобразователя 1.2. Сигнал с выхода триггера31 поступает на вход формирователя15, импульсный сигнал с выхода которого поступает на счетный вход счетчика 16. Состояние счетчика дешифрируется. Сигнал с пятого выхода дешифратора 18 через элемент ИЛИ 28 поступает на ключ 3,2 и размыкает его,Происходит отключение преобразователя 1.2 от шины 8. Если неисправнымоказался преобразователь 1,2, тоустанавливается нормальный режимработы. Будет разрешено прохождениесигнала с второго выхода дешифратора18 через элемент И 20 и элемент ИЛИ26 на К-вход триггера 31, Произойдетего сброс, Устройство будет работатьс отключенным преобразователем 1,2,что отразится в...
Преобразователь код-напряжение
Номер патента: 1432778
Опубликовано: 23.10.1988
Авторы: Бородинов, Кондрашов, Лукьянюк, Никитина
МПК: H03M 1/66
Метки: код-напряжение
...Зг составляющие погрешности оказываются скомпенсированными, и преобразователь код-напряжение отслеживает мультипликатинную состав= ляющую погрешности, вызванную изменением коэффициентов преобразования ЦАП 4 и усилителя 2 за один такт работы.Так как комбинационные сумматоры выполняют только суммирование кодов Иг и И 4, то в случае, когда Л, ИО ----- Б принимает отрицатель"И,йые значения, т,е. И ( И корректирующий код И 4 должен быть равен инИг Ин версному значению кода в в- ИЙ;. что дает возможность операцию вычитания кодов заменить операцией сложения кодов.После включения преобразователя на на первом цикле преобразования,инфор" разонания при наличии аддитивной пог.решности 3 линия С - характеристику преобразования при...
Дельта-декодер
Номер патента: 1432779
Опубликовано: 23.10.1988
МПК: H03M 3/02
Метки: дельта-декодер
...появится уровень логическойединицы. С ломощью элемента НЕ 28,элемента 29 задержки и элементаИ 30 выделяется перепад ноль - единица. Полученный импульс с выходаэлемента И 30 поступает на управляющий вход ключа 8,Таким образом, в дельта-декодере коррекция интегратора произойдет и в случае одиночных сбоев в дельта- модулированном сигнале. Формула и э о б р е т ения 1. Дельта-декодер, содержащий ре-, гистр сдвига, информационный вход которого объединен с входом синхронизатора.и является входом дельта- декодера, выход синхронизатора соединен с входом синхронизации регистра сдвига, первый параллельный выход которого соединен с первым входом стнует моменту коррекции н дельта- кодере. При этом после коррекции передаваемый дельта-модулированньп...
Декодер гамбурга
Номер патента: 1432780
Опубликовано: 23.10.1988
Автор: Гамбург
МПК: H03M 5/08
...в АЦП 1 ип-разрядное кодовое слово параллельно поступает на блок 2 задержки, гдепроизводится сдвиг этого слова потактовым импульсам с входа 9. На выходах сумматоров 3 и 4 по каждому импульсу входного сигнала в каждом такте формируются коды величин соответственно ц + Ь,и Б - Ь, , где У -Вкод амплитуды импульса. Эти кодысравниваются в компараторах 5,1-5.Ки 5.(К+1)-5.(2 К). с задержанными кодами на выходах блока 2, Если на -хвыходах блока 2 в некотором тактеприсутствует код, амплитуды, лежащейв пределах от Н- Ь, до У + Ь то на,выходах коыпаратоаов 5.х и5.(К+) одновременно появятсяимпульсы, что приведет к появлению импульсана выходе элемента И 6.5 .Если амплитуда принимаемого в данном такте импульса превышает порого-,вое значение Ь , то...
Декодирующее устройство
Номер патента: 1432781
Опубликовано: 23.10.1988
Авторы: Зенкус, Кацман, Каяцкас
МПК: H03M 13/03, H03M 5/12
Метки: декодирующее
...первых импульсов (Фиг,2 и) поступает на информационный вход первого регистра 4 сдвигаСигнал с инверсного выхода четвертого разряда регистра 4. сдвига, проходя элемент ИЛИ-НЕ 12, идентифицирует состояние ВОО. Состояние ООЧ идентифицируется элементом ИЛИ 9. На выходе элемента ИЛИ-НЕ 12 (фиг, 2 м) будут сформированы импульсы, соответствующие импульсам Ч в моде ВООЧ, а на выходе элемента ИЛИ-НЕ 13 - ВОООЧ. Сигнал с выхода второго разряда третьего регистра 6, проходя через элемент ИЛИ-НЕ 13, идентифицирует состояние 1000 (ВООО).Состояние триггера 3 (фиг.2 н) изменяется с приходом каждого В (В )импульса, а каждый Ч-импульс с выхода элементов ИЛИ-НЕ 12, 13 переводит триггер 3 в единичное состояние (фиг.2 о), обеспечивая...
Преобразователь двоичных кодов угла и дальности в двоично десятичные коды
Номер патента: 1432782
Опубликовано: 23.10.1988
Авторы: Киселев, Кондратьев
МПК: H03M 7/12
Метки: дальности, двоично, двоичных, десятичные, кодов, коды, угла
...кода Фб, соответствующих ныражениям 31 Э 23334 + ОООЭ 5 при П 23 = 0; 1 = 000 припри П 24=1;лв= 1111 при П 24=0,П 23=1, П 21=0Перед поступлением кажцого Й 35 элементы 56 - 58 вырабатывают сигналыП 56 = П 57 П 58; П 57 = ЭО ч П 51, П 58 = ЭО ч П 52,(14) а сумматоры 51 и 52 и коммутатор 53 вырабатывают кодыФ 51 = 30П 51 (б+Ф 52)ЧП 51 (Ф 52- - 1 ОЯ ч 30П 52 Ф (10 +Ф 52) ч Г 52 хх 9;Ф 52 = ЭОЭ +Ф 54 ЧЭО П 52 (Ф 54 - - 3) Ч П 52 (-);Ф 53 = П 56 Ф 51 Ч П 56 Ф 52, (15) где П 51 и П 52 - сигналы переполненийсумматоров 51 и 52соотнетственно;Ф(10+Ф 52) - код Ф 51 при ЭО П 52=1; Ф 54 - код, вырабатываемый регистром 54,В процессе функционирования узлы51-58 формирователя 5 образуют двоично-десятичный ренерсивный накапливающий сумматор,...
Устройство для формирования остатка по произвольному модулю от числа
Номер патента: 1432783
Опубликовано: 23.10.1988
Автор: Язневич
МПК: H03M 7/18
Метки: модулю, остатка, произвольному, формирования, числа
...регистра 3, сигнала с тактового входа 14 через элемент И 9 поступает на вход регистра 3 и осуществляет сдвиг вправо разрядов регистра3 до тех пор, пока на втором выходе схемы 5 сравнения не появится сигнал, свидетельствующий о том, что значение регистра 1 больше либо равно значению регистра 3. Этот сигнал через элемент И 10 поступает на вход регистра 1 и осуществляет запись в регистр 1 с выхода вычитателя б значения разности значений регистров 1 (значениеЕо, - ) С;) и 3 значение В"2Процесс сдвига регистра 3, сравнения на схемах 4 и 5 сравнения и при появлении сигнала на втором выходе схемы 5 сравнения вычитания на вычитателе б и записи нового значения в регистр 1 продолжается до тех пор, пока па первом выходе схемы 4 сравнения не...
Преобразователь двоичного кода в код системы остаточных классов
Номер патента: 1432784
Опубликовано: 23.10.1988
Автор: Соловейчик
МПК: H03M 7/18
Метки: двоичного, классов, код, кода, остаточных, системы
...числа Хво входной регистр 1, а старших (ш)разрядов числа Х - в дополнительныйрегистр 2, причем в п-й (старший)разряд регистра 2 записывается логический "О",Поступление старших (ш) разрядов двоичного числа Х на вход дополнительного регистра 2 обеспечиваетсякоммутатором 3 только в режиме начальной установки.В процессе дальнейшей работы преобразователя коммутатор 3 подключает к входу дополнительного регистра2 выход сумматора 4,Далее на вход 6 преобразователяподается пачка из (К-ш+1) импульсов.В каждом такте ш разрядов с выходарегистра 2 и старший разряд с выхода регистра 1 поступают на второйвход схемы 5 сравнения и на вход второго слагаемого сумматора 4. На схеме 5 сравнения производится сравнение со значением р, поступающим наее...
Устройство для обнаружения ошибок
Номер патента: 1432785
Опубликовано: 23.10.1988
Автор: Чихов
МПК: H03M 13/05
Метки: обнаружения, ошибок
...дешифратора 8 вьвделяет-,ся каждый третий импульс из последовательности символов "+1 +1 +1", аналогично на выходе дешифратора 7 выделяется каждый третий импульс изпоследовательности символов "-.1 -1-1". С инверсных выходов элементовНЕТ 2 и 9 импульсы, соответствуециесимволам "+1" и "-1", поступают на входы элемента ИЛИ 3, на выходе которого формируется последовательность импульсов, соответствующая этим символам, которая поступает на вход триггера 10 и вызывает его переключение.Импульсы с выхода дешифратора 8 и с инверсного выхода триггера 10 поступают на элемент И 5, на выходе которого формируется сигнал ошибки, если номер значения текущей цифровой суммы перед комбинацией символов "+1 +1 +1" .четный. Сигнал ошибки поступает через...
Декодер линейного кода
Номер патента: 1432786
Опубликовано: 23.10.1988
Автор: Бесперстов
МПК: H03M 13/13
Метки: декодер, кода, линейного
...исходном состоянии и сигнал с егоинверсного выхода разрешает выдачукомбинации на выход устройства и запись этой комбинации во второй буФерцый регистр 2, а сигнал с прямоговыхода запрещает выдачу комбинациица выход устройства с второго буферного регистра 12 и перезапись этойкомбинации н регистр.Если с блока 10 сравнения пришелсигнал "1", то триггер 13 перебрасывается в состояние, когда на его прямом выходе присутствует сигнал логической "1". По сигналу с прямого выхода триггера 13 разрешаются выдачакомбинации с второго буферного регистра 12 ца выход устройства и перезапись выдаваемой комбинации в регистр.По сигналу с инверсного выхода запреп 1 аются выдача ца выход устройствакомбинации с первого буферного регистра 11 и перезапись этой...
Устройство для исправления ошибок
Номер патента: 1432787
Опубликовано: 23.10.1988
Автор: Ященко
МПК: H03M 13/51
Метки: исправления, ошибок
...Х , являющуюся адресом для блока 13, по которому записана величина 1/(Х,+ Х), поступающая на вторые входы перемножителя 22, Следовательно, на выходе перемножителя получают значение ошиб 8 Х 2+ 8ки У в в- , которое эаписываХ+Х фется в группу 33 триггеров. На одиннадцатом такте величинаУ, с помощью блока 11 переписывается в блок 25.На двенадцатом такте блок 26 спомощью коммутатора 32 подключаетвыходы регистра.14 на входы группы.33 триггеров, в которую записывается величина 8 , Одновременно локатор 10 Х, являющийся адресом искаженногоэлемента, подается на буферный накопитель 2, в результате разряды искаженного символа с адресом Х подаются на блок 3 сумматоров по модулю 15 два на вторые входы которых подается ошибка с помощью блока 11,...
Способ кодирования и передачи информации
Номер патента: 1432788
Опубликовано: 23.10.1988
МПК: H03M 13/23
Метки: информации, кодирования, передачи
...на вход поступает 1, и -1, если на вход поступает О. При поступлении символа 1 на вход модулятора 9 он выдает сигнал одной определеннои частоты и начальной фазы, а при поступлении -1 - сигнал другой частоты. Полученные ЧМ-НФ-сигналы передаются в канал 5. Схема фиг.16 работает аналогичным образом, только там скорости коммутации коммутаторов 1 и 3 находятся в соотношении 3:4,поэтому скорость передачи К=З/4. При таком способе кодирования помехоустойчивость передаваемогосигнала не снижается. Рассмотрим вариант кодирования для индекса модуляции 0=0,5. Помехоустойчивость определяется расстоянием между сигналами с 1, поэтому достаточно показать, что при данном способе расстояние между сигналами не уменьшается,и определяется по слиянию...
Преобразователь кода фибоначчи в двоичный код
Номер патента: 1432789
Опубликовано: 23.10.1988
Авторы: Замчевский, Звенигородская, Соляниченко, Стахов, Тарасова
МПК: H03M 13/23
Метки: двоичный, код, кода, фибоначчи
...появляется хотя бы одна иэзапрещенных комбинаций, на выходе дешифратора 5 появляется сигнал, свидетельствующий о нарушении формы представления входной кодовой посылки, иэтот сигнал поступает на контрольныйвыход 12 преобразователя, а также навход элемента ИЛИ 4, по которому происходит обнуление накапливающего сумматора 3, запись числа и/4. в счетчикб и повторная запись и-разрядной посылки 1-кода Фибоначчи в регистр 1.При правильной входной кодовой посылке в зависимости от установившегося кода на выходе блока 2 постояннойпамяти появляется двоичный эквивалент веса четырех разрядов 1-кода Фибоначчи с ИОО, который поступает навход накапливающего сумматора 3,Передним фронтом тактирующего импульса происходит запись...
Преобразователь частоты в код
Номер патента: 1434543
Опубликовано: 30.10.1988
Автор: Архипов
МПК: H03M 1/60
...соответствии,со знаками преобразования входных последовательностей, поступающих науправляющие входы коммутатора 3, подаются на шины 11-1 - 11-и первогои-входового элемента ИЛИ 5 (для частот с положительным знаком) и на шины 12- 1 - 12-и второго и-входового элемента ИЛИ 6 (для частот с отрицательным знаком), На выходах элементовИЛИ 5 и 6 образуются импульсные последовательности с результирующимичастотами соответственно Г и 1 . Вслучае если ГГ и начального состояния триггера 7 равно "0" (знак +)то частота Е поступает на вход сум+мирования реверсивного счетчика 1,а частота Г - на вход вычитания этого счетчика. Значенйе выходного кодаМ начинает возрастать от 0 до (ТЕ )/К с постоянной времени= К .При начальном состоянии триггера 7,равном "1"...