H03M — Кодирование, декодирование или преобразование кода вообще

Номер патента: 951740

Опубликовано: 15.08.1982

Авторы: Ещин, Заволокин, Заровский, Мошков, Мусатов, Рейнер, Юферова

МПК: H03M 13/05

Метки: дискретной, информации, исправления, ошибок

...также равны нулю, все блоки ключей 44, 424заперты и входной кОд через дрполнительные сумматоры 54, 55 без изменения поступает на выход устройства.35А ьПри наличии ошибки в одном Р-ичном разряде на выходе одного, нескольких или всех сумматоров 1, 1 А1 результат оказывается отличным от нуля; при этом во всех таких сумматорах результат один и тот же, равный величине ошибки с соответствукпцим знаком ("+, если ошибка возникла в контрольном разряде, ф-ф - если в информапвонном), 4 В этом случае на выходе соответствующих элементов ИЛИ 2, 2 .2 и локализатора ошибок 2 и элемента ИПИ 6 появляется сигнал 1. Дешифратор 3 сформировывает на соответствующем выходе сигнал, отпирающий бюки ключей того разряда, где возникло искажение, и в соответствующем...

Номер патента: 959286

Опубликовано: 15.09.1982

Автор: Палащенко

МПК: H03M 13/51, H04B 1/10

Метки: биполярного, обнаружения, ошибок, сигнала

...кода НДВЗ.На выходе декодера 1 формируется-исходная двоичная последовательность.Сигнал ошибки формируется на выходеблока 2. Если во входном сигнале при.сутствует подряд более трех нулей,что противоречит, алгоритму кода НДВЗ,. то триггеры трехразрядного регистрасдвига 4 через три такта установятся в нулевое состояние, такое жесостояние имеется на выходе цементаИЛИ 3, а на выходе "элемента И 6 формируется сигнал обнаружения последовательности, содержащей более трехидущих подряд пробелов, что являетсясигналом обнаружения ошибок.Если псевдотроичный сигнал содержитдва подряд идущих импульса однойполярности, то при появлении на входедекодера 1 второго импульса появляется сигнал логической единицы навыходе Ч 3 элемента НЕ 10,такие жесигналы...

Номер патента: 959287

Опубликовано: 15.09.1982

Авторы: Батуркина, Железняк, Иванов, Киселев, Малютина, Мамонов, Тяпкина

МПК: H03M 13/51, H04L 12/26

Метки: дискретного, канала, ошибок, потока, регистрации, связи

...достоверность пере-я /дачи хуже 10, то с ьыхода 4 анализатора 7 пораженных комбинаций поступаеткоманда "Запрет" на вход 2 блока 10(распределения ошибок) и подается команда "Разрешение" с выходе 3анализатора7 пораженных комбинаций на вход 2 счетчика 9 ошибок. Счетчик 9 ошибок начинает подсчет кочичества ошибок в блокедлиною в 32 байта по приходу первойошибки, а на выходе этого блока информация появляется по команде "Разрешение"с анализатора 7 пооаженных комбинаций.С выхода 2 анализатора 7 пораженныхкомбинаций поступает команда на управгляюший вход 3 управляемого коммутатора 8, по которой вход 6 коммутатора 8подключается к выходу счетчика 9 ошибок,Сигнал о конце блока длиною в 32 байта с выхода 2 формирователя 5 черезблок 3 управления...

Номер патента: 959288

Опубликовано: 15.09.1982

Авторы: Киндиренко, Мишутина, Пирогов, Сушкевич

МПК: H03M 13/51, H04L 12/26

Метки: дискретных, каналах, ошибок, регистрации, связи

...ранее записанных в регистр "Единиц".Регистр 9 задержки задерживает информацию на 1 знаков,ледних разрядов регистра 9 через до"полнительный коммутатрр 8 в регист-рирующий блок. 4,Формирование сигнала на разрешение считывания, поступающего в блок5 по второму входу, происходит в блаке 1, в который поступают поток оши"бок и синхроимпульсы. Сигнал управления поступает на второй выход блока 1, откуда он через блок 5 поступа ет на дополнительный коммутатор,Запись реального потока ошибок,поступающего с регистра 9 церез дополнительный коммутатор 8 в регистрирующий блок 4, осуществляется по сигналу "Ввод", формируемому в генера"торе 2 по сигналу "Запись 1", поступающему из блока 1. Сигнал "Запись 1"формируется из синхроимпульсов блока 1. 20В...

Номер патента: 959289

Опубликовано: 15.09.1982

Авторы: Беляков, Лиференко, Лукин, Марков, Хрыкин

МПК: H03M 13/13

Метки: кодах, контролируемых, обнаружения, ошибок, сигнала, цифрового

...образом, достоверность обкопитель 7, блоки совпадения 8 и 9, наружения ошибок в устройстве поформирователь 10 сигнала ошибок; 1, вышается за счет стабильности работы11, Ф " входы устройства. 1 в детектора ошибок в переходные перио"Устройство работавт следующим об- ды, вызванные прерыванием связи иразом. дрейфом питания.На вход 4 подается информационная последовательность цифровых сиг"налов (о), поступающая на вход ре" И формула изобретениягйстра 1 сдвига. На вход 11 подается последовательность импульсов с Устройство для обнаружения ошичастотой следования, равной двойной бок цифрового сигнала в контролирутактовой частоте (а). На вход В по"емык крах, содержащее последовательдается потенциал логического "0" при 20 но соединенные блок...

Номер патента: 963039

Опубликовано: 30.09.1982

Автор: Ахметдинов

МПК: G01B 7/00, H03M 1/30

Метки: код, линейного, перемещения

...из Ферромагнитного материала с прямоугольной петлей гистерезисаППГ) и кольцевых пластиниэ диамагнитного материала, выполненных с четырьмя пазами 4 на внутренней и внешней поверхностях магнитопровода 1 в одной диаметральной плоскости и образующих перемычку 5, которую охватывает обмотка 6 подмагничивания, и перемычку 7, которую охватывает обмотка 8 считывания и обмотка 9 обратной связи, усилитель-формирователь 10, выполненныйна транзисторе 11, в коллекторную иэмиттерную цепь которого включенырезисторы 12 и 13, подвижный дискретный элемент 14, состоящий из чередующихся между собой кольцевых пластин 15 из Ферромагнитного материала и кольцевых пластин 16 иэ диамагнитного материала, Толщины пластин 2, ка фк, которая приводит к уменьшению . в...

Номер патента: 964626

Опубликовано: 07.10.1982

Авторы: Павличенко, Панюков

МПК: H03M 13/51

Метки: бергера, информации, кодах, правильности, приема

...содержит и-разрядный45входной регистр 1 информационных разрядов, контрольный регистр 2, сумматоры 3, которые объединены в группы4-6, элементы сумматоров 7 по модулюдва,объединенные в группу 8 и элементИЛИ 9Ко 1 структивные особенности следую"щие. Число групп сумматоров равноГод 2 п, и - разрядность информационнойчасти кодового слова, число сумматоров в каждой группе равно и/2 М, где551, 2, , 2 одп. Число сумматоров 7 по модулю два группы 8 равно2 одп Ф 1. 6 4Устройство имеет следующие связи, например, инверсные. выходы 21-го, гдеименяется от 1 до - и (21-1)-го раз 2рядов приемного регистра 1 соединены со входами -го сумматора первой группы 4. В остальных группах 5-6 входы каждого 1-го сумматора 1-й группы соединены с...

Номер патента: 964998

Опубликовано: 07.10.1982

Авторы: Сафаров, Финк

МПК: H03M 13/03

Метки: информации, коррекцией, ошибок, передачи, приема

...элементов. Четные элементы (их число также и) образованы по- элементным суммированием по вод 2 символов информационной части символов эталонного кода. Такой сигнал подвергается ряду преобразований. С помощью сумматора 11 и элемента зацержки получают двоичную госледовательность, в которой на четных позициях слов длиной 2 располагаются элемен- ты восстановленного эталонного кода. действительно, если д- информационные символы, а Ь - элементы эталонного кода, то с= а,; 9 Ь - элементы сигнала на входе блока 11, располагающиеся на четных позициях. При поэлементном суммировании по вод 2 принятого и задержанного на один элемент сигнала получаемО+ " С 1,с+.+г 1,С О С О Саса,с,а+,где Ь. = а ЮС 1 - элемент востановленного эталонногокода,Сигнал с...

Номер патента: 964999

Опубликовано: 07.10.1982

Авторы: Белов, Долгов, Калиниченко, Макаров, Пашовкин, Рогожин

МПК: H03M 13/23, H04L 17/30

Метки: декодер, кода, пороговый, сверточного

...идентич ные проверочным последовательностям навыходе дискретного канала.В этои случае входные цепи основного и дополнительного анализаторов 2 синдрома формируют последовательности нулей. Пороговые обнаружители 3 порогов непревышают и коррекции не происходит.Если произошли ошибки в кодовой последовательности с кратностью меньшейкорректирующей способности кода, то 30в проверочных последовательностях об"разуются единицы, которые поступают ванализаторы 2 синдрома таким образом,что сначала поступают в основной анализатор 2-1 синдрома и лишь спустя 35время, равное длительности К-информационных символов, через блоки 8-18-4- задержки проверочных последовательностей в дополнительный анализатор 2-2 синдрома. При этом с выходов 40пороговых...

Номер патента: 965000

Опубликовано: 07.10.1982

Автор: Портной

МПК: H03M 13/51, H04L 12/26

Метки: блочного, кода, кодек, мажоритарного

...где последовательно записываются в один формирователь,синдрома, а затем длянепрерывности работы параллельно переписываются в другой. Затем синдром поступает в первый блок 12 исправления ошибок, где относительнонего и его циклических сдвигов формируется Мл) проверок, по большинству значений которых выноситсязначение об ошибкеи о переданном символеЭ"1 г" , Значение ошибкиНИвместе с одним из выходов второго информационного буферного блока 14 поступает на третий сумматор 17, а исправленная информация записывается в первый выходной буферный блок 18. С выхода третьего сумматора 17 символы ОЯМ ЖЕ".фи с то) 1 го же выхода второгс информационного буферного блока 14 символы о,Ф поступают во второй блок 15 формирователей синдрома, при...

Номер патента: 965001

Опубликовано: 07.10.1982

Авторы: Вертлиб, Щитников

МПК: H03M 13/51

Метки: кода

...разде965001 Формула изобретения 688 Подписно роектная илиал ППП фПатент", г.ужгород,ления полярностей 1 разделяется надва цифровых потока, соответствующих полярностям входного сигнала инаходящихся в противофазе относительно друг друга. Эти потоки объединенные элементом ИЛИ 2 записываются в и-разрядный регистр сдвига 3и продвигаются с тактовой частотойсигнала,При записи в и-разрядный регистрсдвига 3 комбинации 1000 Ч или 1 ВОО Ч оони дешифрируются дешифратором 4, настроенным на комбинацию 1 ХОО Ч.При наличии импульсов чередующихся полярностей, поступающих с блокаразделения полярностей 1, триггер 8коммутирует поочередно элементы И 9и 10 задними фронтами поступающихимпульсов, и на выход элементов И импульсы не поступают.При наличии двух...

Номер патента: 966895

Опубликовано: 15.10.1982

Авторы: Климов, Парфенов, Чувашов, Юминов

МПК: H03M 13/33

Метки: декодирования, кода, пространственно-временного

...подключены к первому прямому и второму инверсному входам соответствующего элемента И 13,вход которого соединен с управляющимвходом одноименного ключа 14, информациойный вход которого соединен с соответствующей входной шиной 2, а выход - с информационным входом одноименного сдвигового регистра 5, третьи прямые входы элементов И 13 со"единены с выходдм синхронизатора 4цикла.Устройство декодирования пространственно-временного кода работает следующим образом,На входные шины 2 поступает двоичная последовательность, разнесеннаяпо времени и по разрядам, Эта последовательность поступает на сдвиговыевходы сдвиговых регистров 12, каждаяединица входной последовательностисдвигает единицу в старший разряд изаписывает в младший. Нуль...

Номер патента: 966923

Опубликовано: 15.10.1982

Авторы: Лелюхина, Осмоловский, Петров, Храмешин

МПК: H03M 13/51, H04L 12/26

Метки: данных, каналам, обратной, передачи, связью

...ц-ичных символовС не превышает заданного порога, товыполняется исправление ошибок в блоке 22,куда поступили номера и значения декодированных символов, атакже оба значения каждого из К недекодированных символов из регистров20 и 25. В блоке 22 повторяется 2 -2суммирований различных сочетаний недекодированных о-ичных символов изпервого и повторенного блоков и декодированных значений остальных символов, Если одна из этих сумм оказывается равна нулю, то исправление считается выполненным, участвующие в суммировании значения ц-ичныхсимволов записываются в выходнойнакопитель 18, а в передатчик 26поступает сигнал "Подтверждение" наэтот кодовый блок. Повторение кодового блока не производитсяЕсли ни одна из 2 -2 сумм не равена нулю, то в...

Номер патента: 970418

Опубликовано: 30.10.1982

Авторы: Кожевников, Цытович

МПК: G01B 7/30, H03M 1/50

Метки: перемещения, углового, шим-сигналы

...результате по обе стороны от переднего фронта положительного импульса делителя 7 расположены два более узких сигнала компарато ра 5, полярность которых совпадает с полярностью сигналов делителя 7, А по обе сто. роны от заднего фронта положительного импульса делителя 7 расположены два и более широких сигнала компаратора 5, полярность которых противоположна полярности сигналов делителя 7, При этом скажность выходных сигналов элемента 6 и преобразователя изменяется пропорционально угловому перемещению при сохранении начального периода следования этих сигналов. На чертеже представлена электрическая схема преобразователя углового перемещения в ШИМ-сигналы.Преобразователь содержит вращающийся трансформатор 1, один конец первой обмотки которого...

Номер патента: 974597

Опубликовано: 15.11.1982

Авторы: Лагуткин, Макаров, Маркин, Светников, Шалимов

МПК: H03M 13/51, H04L 12/26

Метки: дискретного, канала, обнаружения, ошибок, регистрации, связи

...с анализатором 8 состояния счетчика, выход которого подключен к Р-входу первого дополнительного Р 5-триггера 20, прямой выход которого связан с одним из входов первого дополнительного элемента И 22; анализатор 17 обрыва канала, дополнительный элемент ИЛИ 18, вторые дополнительные Р 5-триггер 21 9 и элемент И 23, инФормационный и тактовый вход анализатора 17 соединены соответственно с выходом "Ошибка" и выходом первого дополнительного элемента И 22, а первый и второй вы ход анализатора 17 обрыва канала подключены непосредственно к 5-входу, и через дополнительный элемент ИЛИ 18 к Р-входу второго дополнительного Р 5-триггера 21 соответственно, причем В его инверсный выход соединен с вторым входом дополнительного элемента И 231 выход...

Номер патента: 978173

Опубликовано: 30.11.1982

Авторы: Гутнер, Некрасов

МПК: G01B 7/30, H03M 1/64

Метки: перемещения, преобразования, сигнал, углового, электрический

...формирователь 8 опорного сигнала.20Устройство работает следукщим образом.Датчик 1 угла преобразует уголповорота входного вала в фазу Чнапряжения переменного тока частотыЕ, т.е. частоты сигнала источника2 возбуждения. Сигнал, требуемый дляработы демодулятора 4 Форьы, формируется формирователем 3. Фаза этогосигнала соответствует Фазе Ч, Сигнал от генератора 6 через нелинейный элемент 5 поступает на входдемодулятора 4 и преобразуется им всигнал переменного тока, изменениефазы которого ьЧ связано с изменением фазы Ч (обозначим их дЧ) соотношениемдч = Т 1 Е 1 аЧ= Ода где Т в период колебаний генератора 6, или сигнал постоянного тока, ве .личина которого функционально связана с лЧ.Таким образом, введенные в устройство элементы...

Номер патента: 978373

Опубликовано: 30.11.1982

Авторы: Зубков, Михайлов

МПК: H03M 13/51

Метки: избыточной, информации, приема

...(с регенерацией) сигналов из блока 6 буфернойпамяти аналоговых сигналов, которыев виде двоичных сигналов (после преобразования во втором пороговом селекторе 9) поступают на второй входблока 7 вычитания и информационныйвход первого ключа 17 и непосред-ственно в аналоговом виде черезэлемент ИЛИ 19 на первый вход блока7 вычитания. В это время первыйвход блока 5 управления выдачей информации закрыт. Далее все ранееописанные операции повторяются,Аналогичные циклы считывания информации (в дальнейшем просто циклы)из блока 6 буферной памяти продолжают до тех пор, пока не поступитпоследний и-й двоичный сигнал навторой вход декодера 3. Формирование этих двоичных сигналов осуществляют следующим образом.Окончание одного из циклов соответствует...

Номер патента: 980084

Опубликовано: 07.12.1982

Автор: Литвин

МПК: H03M 13/51

Метки: диагностики, многоярусных, неисправностей, пирамидальных, схем

...4, выходы элементов ИЛИ 28 соединены со входами регистра 3.Устройство работает следующим образом.Назначение блока 2 приоритета следующее.Появление неисправности в матрице любого яруса пирамидальной схемы вызывает появление ошибки в матрицах, связанных с ней, всех последующих старших ярусов. Блок 2 блокирует появление ошибки на всех последующих выходах, отдавая приоритет ошибке с яруса, в котором находится источник ошибки - неисправная матрица.Каждому состоянию счетчиков 7,1, 7.2 и сумматора 8 соответственно О,и ф на,выходе дешифраторов 9.1, 9.2 и 9.3 соответствует позиционный код сс, , 1,",где =ЫфиОЦР, р(д, +диод РВыходы дешифраторов 9.1-9 3 пред. ставляющие каждый прямую и инверсную группу по Р шин в каждой, соединены со входами...

Номер патента: 983711

Опубликовано: 23.12.1982

Авторы: Павличенко, Толстой

МПК: H03M 13/05, H03M 13/51

Метки: двоично-пятеричного, кода

...4, 5 у 3,4,6 у 2,3 и 2,5,6 соответственно, а их выходы - к первому и второму входам 22 и 23 первого преобразова-, теля 13, к первому и второму входам 29 и 30 второго преобразователя 28 соответственно. Первый информационный вход 7. 1 подключен к четвертомувходу 24 преобразователя 13, а вход7.2 - к.третьему входу 31 второгопреобразователя 28. Вторые входы 26и 33 первого и второго преобразователей 13 и 28 подключены к третьим входам 32 и 25 второго и первого преобразователей 28 и 13. Выход схемы 35сравнения является контрольным выходом устройства. Входы схемы сравнениясоединены с первыми выходами 27 и 34преобразователей 13 и 28. Элементы первого преобразователя 13 имеют связи входы первых элемен" тов И 14,ИЛИ 15 подключены к входам 22 и...

Номер патента: 985958

Опубликовано: 30.12.1982

Авторы: Гиневский, Давыдов, Косарев, Товарницкий, Шевяков

МПК: H03M 13/51, H04L 1/20

Метки: дискретных, интерференцией, каналах, межсимвольной, обнаружения, связи, сигналов, статистического

...случае на выходе блока 12 совпадения появляется сигнал, который поступает на вычитаюший вход накопителя 13, что в отсутствии по суммирующему входу сигнала приведет к уменьшению содерма- мого иа единицу и в итоге уменьшит скорость вычислений, а при наличии сигнала сохранит ее прежней.Таким образом, в предлагаемом устройстве сократится время обнаружения сигналов. 3 98898щие входы сумматора по модулю Ы соединены с выходами формирователя пооледовательностистираний, введены последовательно соединенные блок записии считывания, блок совпадения, накопитель и управляемый тактовый генератор,причем выход решающего блока соединенс входом блока записи и считывания, дну.гой выход которого соединен с другимвходом формирователя гипотетических 1...

Номер патента: 985959

Опубликовано: 30.12.1982

Авторы: Гжелин, Подволоцкий

МПК: H03M 13/51, H04L 17/30

Метки: декодер, итеративного, кода

...с выходов соответствующих регистров 3 модулей оценок верности приема символов. В момент равенства сигналов на входах блока 8 сравнения на его выходе возникает "единичный" сигнал, который поступает на вход соответствующего блока 9 разрешения смены знака. В случае, если на два других входа этого блока 9 разрешения смены знака в этот момент времени поступают "нулевые" сигналы с соответствующих блоков 12 и 13 проверки четности по строкам и столбцам, что означает невыполнение проверок четности в данных строке и столбце, блок 9 разрешения смены знака формирует сигнал разрешения смены знака, который поступает на соответствующий блок 10 изменения знаков ошибочно принятых символов, Блок 10 изменения знаков ошибочно принятых символов...

Номер патента: 991607

Опубликовано: 23.01.1983

Авторы: Захаров, Наумов

МПК: H03M 13/51

Метки: аналоговый, декодер, кода, расширенного, хэмминга

...РаЗРЯДа, ЧастЬразрядны: Выходов соевцена с Вторыми входами логичес:(ого блока 5, остаЛЬЦаЯ ЧаСтЬ - С ВТОЬ 3 И тзХОДаМИдОГтОЛц;тСЛЬНОГО ЛОГИЧЕСКОГО бЛОКа б;ВхОдную 113 ну 1 О цсд.жцОстеи, 3 тОмчисле и выход дополнительного разряда 11 .аркер того сдвигового регистра 8, гричем первые установочныевходы разрядов осцозного и аркерного сдв гон 3 х регистров, включаядополнительные разряды, подключенык соответствующим Выходам логических блоков 5 и 6; сдвиговый регистр12 памяти надежностей, информационный вход которого соединен с подвижным входом второго переклютатептя 13,первый неподвижный контакт котоеогоподключен к выходу дополнительногоразряда 14 сдвигового регистра 12памяти надежностей, причем вход дополнительного разряда 14 соединен...

Номер патента: 995085

Опубликовано: 07.02.1983

Авторы: Зимин, Келлер, Кузнецов, Редько

МПК: H03M 13/27

Метки: кодирующее, кодов, циклических

...подаче тактовых импульсов науправляющий вход 5 на выходе распре. делителя 1 появляются последовательно 1 Осдвинутые импульсы, которые поступаютна ключи 2 выбора команд, объединен"ных в группы по числу участников кодового кольца.При нажатом одном из ключей 2 вы-.бора команд на 1-том такте (гденомер группы) происходит запись с по-,мощью шифратора 3 образующей кодовойкомбинации выбранной группы в регистр4 сдвига с логической обратной. связью,Формирование кодовой комбинации, соотОветствующей передаваемой команде изобразующей,.осуществляется регистром4 сдвига с логической обратной связьюв течение последующих (К) тактов(где К-число ячеек распределителя 1)., 25При последующих и тактах ( где идлина кодовой комбинации) происходитвывод из...

Номер патента: 1003335

Опубликовано: 07.03.1983

Авторы: Андрианов, Крупецкий

МПК: H03M 13/51, H04L 1/00

Метки: «большинства», два, исправления, критерию, ошибок, трех

...сигналов стирания.Таким образом, в устройстве после приема первой кодовой последовательности импульсов и записи ее в накопитель, а затем с началом приема повтора этой же последовательности из канала связи и соответствую щей ей последовательности условных стираний от детектора качества можно производить посимвольное исправление ошибок, определяя наиболее вероятные значения элементов кодовой последо вательности на совокупности символов, 1-й, 2-й кодовых последовательностей и последовательности условных стираний.На чертеже приведена блок-схема 20 предлагаемого устройства.Устройство содержит накопитель 1 элементов кодовой последовательности импульсов, сумматор 2 по модулю два, элементы И 3-5, инверторы б и 7, элемент ИЛИ 8Накопитель 1...

Номер патента: 1003370

Опубликовано: 07.03.1983

Автор: Зубков

МПК: H03M 13/51, H04L 17/30

Метки: некогерентный, приемник

...8 памяти составной аналоговый сигнал 81 считывается параллельно (параллельный выходячеек памяти первого блока 8 памятиявляется импульсно-потенциальным,т.е. сигнал на его выходе существуетнекоторое время, определяемое временем анализа входных и формированиемвыходных сигналов в первом блоке 10 10операциОнных усилителей), причемкаждый его элементарный сигнал подается на вход соответствующего операционного усилителя первого блока .:.10 операционных усилителей. В этот 15момент времени запускается, например, генератор линейно изменяющегосянапряжения в первом блоке 12 управления, выходное напряжение которогоуправляет изменением коэффициентаусиления усилителей первого блока10 операционных усилителей. При этомв первом блоке 12 управления...

Номер патента: 1005024

Опубликовано: 15.03.1983

Авторы: Баранов, Захарчук, Кремез, Лачугин, Роздобара

МПК: H03M 13/23

Метки: i-кодов, минимальной, приведения, фибоначчи, форме

...и т,д.Рассматриваемый метод минимизации кодов можно пояснить следующимпримером,Формула изобретения В этом примере условие свертки выполняется для третьего разряда (т.е, :3). При этом необходимо произвести обнуление второго и первого разрядов, однако запись единицы в третий разряд производить не нужно. так как после этого выполняется условие свертки для пятого разряда, В этом случае необходимо обнулить четвертый разряд кода, а пятый разряд установить в единичное значение, так как для седьмого разряда условие свертки после этого не выполняется.В устройстве-прототипе для минимизации данного входного кода необ ходимо выполнить две смежные опеРации свертки 01001 Я 1 в010 Д 100- - 101010000).Метод, используемый в данном устройстве,...

Номер патента: 1005059

Опубликовано: 15.03.1983

Авторы: Евсеев, Крук, Миневич

МПК: G06F 11/08, H03M 13/51, H04L 17/30 ...

Метки: декодирующее, мажоритарное

...неверное решение. Тем самым исправляются ошибки кратноссУстройство работает следующим образом.Принятая последовательность с входа 20 через элемент ИЛИ 1 поступает на вход регистра 2 сдвига и в течение и тактов записывается в него. В процессе записи ключи 5 и 15 закрыты и сигналов не пропускают. Момент окончания записи фиксируется счетчиком 10 сдвигов, который подает разрешающий сигнал на вход ключа 5.1В течение следующих и тактов происходит мажоритарное декодирование этой последовательности: ри каждом сдвиге в регистре 2 сдвига мажоритарный элемент 4 выносит решение о значении символа, находящегося в крайней правой ячейке регистра 2 сдвига, и результат решения записывает через ключ 5 и сумматор б, ключ 8 и сумматор 13 в вычислитель...

Номер патента: 1005151

Опубликовано: 15.03.1983

Авторы: Грешневиков, Ключко, Кузнецов, Малофей, Николаев

МПК: G08C 25/00, H03M 13/51, H04L 1/08 ...

Метки: адаптивного, декодирования, дублированных, мажоритарного, сигналов, телемеханических

...также "1", то состояние счетчика 2 изменяется - цервый разряд устанавливается в пО", а второй разрядв "1". Действующий вслед .за этим СИ 1 считывает состояние счетчика 2 и при этом в первый разряд регистра 6 записывается "0",а в первый разряд регистра 6, - "1",Далее СИ 2 сбрасывает счетчик 2 в"0", а СИ 3 сдвигает, инФормацию в 5 регистрах на один разряд и устанавливает счетчик 2 в состояние, соответствующее второму элементу первого повторения, Далее на вход 10 поступает второй элемент второго повторения, где сравнивается с одноименным элементом первого повторения,аналогично изложенному. Результатсравнения поступает на вход счетчика 2 и переводит счетчик 2 в соответствующее состояние, которое считывается СИ 1 и записывается в регистры 61...

Номер патента: 1005322

Опубликовано: 15.03.1983

Авторы: Антонов, Бритвин, Колесник, Кудряшов, Парр, Сопов

МПК: H03M 13/23, H04L 17/30

Метки: декодирования, кода, сверточного

...подсоединены черезвторой элемент ИЛИ 11 к выходам бло5 . 10053ков сравнения 3-1 - 3-2 обоих каналов обработки, подключены к компаратору 12, выход которого является выходом устройства,а также кодеры 13-113-2, подключенные к входам блокавычисления метрик ветвей 1, счетчикиадресов считывания 14 и адресов записи 15, подключенные к адресным входам блоков памяти метрик 8 и памятипутей 9 1 ОУстройство работает следующим образом,На входы блока вычисления метрикветвей 1, являющимися входами устройства, поступают с кввнтователя триадами девять или шесть символов, соответственно для скоростей кода 1/3и 1/2, На вторые входы блока поступают двоичные триады с кодеров 13-113-2, представляющие собой значенияветвей решетчатых диаграмм, задаваемые...

Номер патента: 1008728

Опубликовано: 30.03.1983

Авторы: Баранов, Захарчук, Кремез, Лачугин, Роздобара

МПК: H03M 13/23, H03M 13/53

Метки: 1-кодов, нормальной, приведения, фибоначчи, форме

...блок стробирования содержит (п -1) элементов И, элемент ИЛИ,элемент НЕ и триггер, причем каждый1 -й вход блока соединен с первым входом 1 -го элемента И и с вторым входом ( 1-1)-го элемента И, выходы всехэлементов И соединены с соответствующими входами элемента ЦЛИ, выход которого непосредственно и через элемент НЕсоединен соответственно с единичным инулевым входом триггера, выход элемента НЕ и единичный выход триггера являются соответственно вторым и первымвыходом блока стробирования,На чертеже представлена структурнаясхема устройства для приведения 1-кода Фибсначчи к нормальной форме дляслучая 8.=5.Устройство содержит группу 1 блоковсвертки, блок 2 стробирования и группу 3элементов И.Группа 1 блоков свертки предназначенадля выполнении...