Декодирующее устройство

(46 УСТРОЙСТВО Вюл. У 39ас, В.В,Ка го использованиеи цифровых данных(0888)средств связиельная техник 21свидетельство . Н 03 ИИ 12 сить точность деко рующее устройство 1 импульсов, блок держки и регистр ря введению тригге 4-7 сдвига, элемен элементов ИЛИ-НЕ 1 обеспечивается обн рушений алгоритма даваемого кода, 2 983,СР 198 ОСУДАРСТВЕННЪ 1 Й КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЪ 1 ТИ А ВТОР СИОМУ СВИДЕТЕПЬСТтносится к вычиси технике связи. в системах переда- позволяет ловы" дирования, Декодисодержит селектор 2 регулируемой за сдвига. Благодара 3, регистров тов ИЛИ 8-10 и 1-14 в устройстве аружение всех накодирования переРзобретение относится к вычислительной технике и технике связи и может быть использовано в системах передачи цифровых данных.5Цель изобретения - повышение точности декодирования.Ра фиг.1 приведена функциональная схема декодирующего устройства, на Фиг. 2 - временные диаграммы его ра О ,боты.Декодирующее устройство содержит селектор 1 импульсов, блок 2 регули,руемой задержки, триггер 3, первый - ,четвертый регистры 4-7 сдвига, пер вый - третий элементы ИЛИ 8-10 и первый - четвертый элементы ИЛР 1-НЕ 11-14, На Фиг,1 обозначены информационные входы 5, тактовый вход 16, информационный 17 н контрольный 18 выходы, 20Селектор 1 импульсов и блок регулируемой задержки выполнены так же, как и прототипе.Первый регистр 4 включает в себя трехразрядный регистр 4.1 и триг" 25 гер 4.2.Третий и четвертый регистры 6 и 7 содержат по два триггера (6.1, 6.2и .7.1, 7.2)Прямой выход триггера 4.2 являет ся первым выходом регистра 4, выходы второго и третьего разрядов регистра 4.1 являются соответственно вторым ,и третьим выходами регистра 4, инверс-, ный выход триггера 4,2 - четвертый выход регистра 4.Выходы триггеров 6,1 и 6.2 являются соответственно первым и вторым вы.ходами регистра 6.40Алгоритм образования НОВкода состоит в том, что последовательность из четырех нулей подряд (О 0 0 0) заменяется на последовательность+О О О Ч или В О О Ч таким образом, 45 чтобы между двумя Ч-вставками было нечетное число импульсов В или В и В . Допустим, что кодовая последовательность проходит следующие состояния по тактовым интервалам:1 О 0 О 0 0 1 О О О О О1 О О О О О аПосле кодирования в линию передается последовательность биполярных импульсов:. Ошибочным будем считать каждый импульс, не соответствующий алгоритму кодирования,Декодирующее устройство функционирует следующим образом.Допустим, что исходная информация (Фиг.2 а), закодированная в коде НПВ(Фиг,2 б), формируется с ошибками на входах селектора 1 импульсов (Фиг,2 а, г), Эадержка блока 2 регулируемой задержки устанавливается таким образом, чтобы срез (фронт) тактового сигнала был задержан относительно фронта информационного на величину задержки , ориентировочно равную 2-3 по (фиг.2 д), В результате логического суммирования на выходе элемента ИЛИ 8 Фэрмируется униполярная последовательность импульсов НОВкода (фиг,2 е), Этот сигнал поступает на вход второго регистра 5 сдвига, на выходах которого формируется сигнал с уровнем логического нуля в случае, когда число нулей подряд во входной последовательности будет больше трех (Фиг.2 ж).На выходе элемента ИЛИ-НЕ 11 будет Формироваться последовательность импульсов ошибок (Фиг.2 з), свидетельствующих о нарушении алгоритма кодирования при пропаданиях или "замираниях" входного сигнала. Селектор 1 импульсов формирует на своих выходах последовательности первых и вторых импульсов в модах одной полярности сигналов в коде НРВ(Фиг.2 и,к),Последовательность первых импульсов (Фиг,2 и) поступает на информационный вход первого регистра 4 сдвигаСигнал с инверсного выхода четвертого разряда регистра 4. сдвига, проходя элемент ИЛИ-НЕ 12, идентифицирует состояние ВОО. Состояние ООЧ идентифицируется элементом ИЛИ 9. На выходе элемента ИЛИ-НЕ 12 (фиг, 2 м) будут сформированы импульсы, соответствующие импульсам Ч в моде ВООЧ, а на выходе элемента ИЛИ-НЕ 13 - ВОООЧ. Сигнал с выхода второго разряда третьего регистра 6, проходя через элемент ИЛИ-НЕ 13, идентифицирует состояние 1000 (ВООО).Состояние триггера 3 (фиг.2 н) изменяется с приходом каждого В (В )импульса, а каждый Ч-импульс с выхода элементов ИЛИ-НЕ 12, 13 переводит триггер 3 в единичное состояние (фиг.2 о), обеспечивая формирование импульсов Ч на выходах элементов ИЛИ-НЕ 12, 13 только в том случае, когда между двумя Ч-вставками, будет нечетное число импульсов В (В ),11 ОЧетвертый регистр 7 сдвига обеспечивает у себя на выходе Ч-вставки,которые не соответствуют алгоритмукодирования. На выходе элементовИЛИ-НЕ 12 13 будут сформированы ЧУ 15вставки из мод ВОООЧ или ВООУ при условии нечетности количества импульсов В между двумя Ч-вставками, Всевторые импульсы поступают на входпервого разряда регистра 7 сдвига,Одновременно на Н вход этого разряда 7.1 поступают импульсы из модВООЧ и ВОООЧ, обнуляя правильные Увставки. Таким образом, на выходеэлемента ИЛИ-НЕ 14 будет сформирована последовательность ошибочных Ч-импульсов (фиг.2 п) не соответствующая алгоритму кодирования, На Фиг.2 рпоказаны декодированные сигналы.Таким образом благодаря выявлениювсех ошибочных Ч-вставок, а также пропаданий входного сигнала точность декодирования у предлагаемого устройства выше, чем у известного,Формула изобретенияДекодирующее устройство, содержащее селектор импульсов, первый и второй входы которого являются одноименными информационными входами устройства, первый выход соединен с информационным входом первого регистра сдвига, тактовый вход которого через блок регулируемой задержки подключен к тактовому входу устройства,первый выход первого регистра сдвига является информационным выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения точности деко,дирования, в устройство введены второй - четвертый регистры сдвига, первый - третий элементы ИЛИ, первый - четвертый элементы ИЛИ-НЕ и триггер, тактовый вход которого подключен к первому выходу селектора импульсов, второй выход которого соединен с первыми входами второго и третьего элементов ИЛИ и информационным входом четвертого регистра сдвига, выход которого соединен с первым входом четвертого элемента ИЛИ-НЕ, второй входкоторого объединен с первым входом первого элемента ИЛИ-НЕ и тактовыми входами второго - четвертого регистров сдвига и подключен к выходу блока регулируемой задержки, первый и второй входы первого элемента ИЛИ подключены к соответствующим информационным входам устройства, выход первого элемента ИЛИ соединен с информационным входом второго регистра сдвига, выходы разрядов которогосоединены с вторыми входами первого элемента ИЛИ-НЕ, выход которого объединен с выходом четвертого элемента ИЛИ-НЕ и является контрольным выходом устройства, второй выход первого регистра сдвига соединен с вторым входом второго элемента ИЛИ, выход которого подключен к первому входу второго элемента ИЛИ-НЕ и второму входу третьего элемента ИЛИ, выход которого соединен с первым входом третьего элемента ИЛИ-НЕ, выход которого и вы ход второго элемента ИЛИ-НЕ подключены к входам обнуления первого, третьего и четвертого регистров сдвига и триггера, инверсный выход которого соединен с его информационным входом и" вторым входом второго и третьего элементов ИЛИ-НЕ, третий выход первого регистра сдвига соединен с третьим входом второго элемента ИЛИ и информационным входом третьего регистра сдвига, четвертый выход первого и первый и второй выходы третьего регистров сдвига подключены к третьим входам соответственно второго элементаИЛИ-НЕ и третьих элементов ИЛИ и ИЛИ-НЕ.1143278) Составитель О.РевинскийТехред И.Верес ектор В, Бутя едакто екарь Тираж 929 Подписно аказ 5464 БНИИПИ Государственного комитета С по делам изобретений и открытий113035, Москва, Ж, Раушская наб.,Проектна роизводственцо-полиграфическое предприятие, г. Ужг