Дельта-декодер

(91 432 03 М 3/02 ННЫЙ НОМИТЕТ СССРОБРЕТЕНИЙ И ОТНРЫТИЙ ГОСУДАРСПО ДЕЛ ИСАНИЕ ИЗОБРЕТЕНИ 4144016/24-2404.10.8623,10,88В.И.Сапр621.376.) Изо ельно тносится и техник яз К АВТОРСКОМУ СВИДЕТЕЛЬСТ Его использование в системах передачи информации позволяет повысить точность декодирования. Дельта-декодерсодержит регистрсдвига, синхронизатор 2, сумматоры 3 по модулю два,формирователь 6 импульсов, интегратор 7, ключ 8 и фильтр 9 нижних частот. Благодаря введению элементаИЛИ 4, блока 5 обнаружения медленноизменяющегося сигнала и блока 10 обнаружения сигнала с нулевым уровнемкоррекция в дельта-декодере обеспечивается даже при наличии единичныхсбоев в дельта-модулированном сигнале. 3 з.п. ф-лы, 4 ил.Изобретение относится к вычислительной технике н технике связи ц может быть использовано в системах пе"редачи информпции,Цель изобретения - повышение точности декодирования.На фиг,1 изображена функциональная схема дельта-декодера на Фиг,2 -схема блока обнаружения медленно изменяющегося сигнала; ня Фиг. 3 - схе"ма блока обнаружения сигнала с нулевым уровнем ца Фиг. 4 - схема форин"рователя импульсов.Дельта-декодер содержит (фиг.1)регистр 1 сдвига, синхронизатор 2,сумматоры 3 по модулю два, элементИЛИ 4, блок 5 обнаружения медленноизменяющегося сигнала, Формирователь 6 импульсов, интегратор 7 ключ8, Фильтр 9 нижних частот и блок 10обнаружения сигнала с нулевым уровнем. На Фиг,1 обозначены вход 11 ивыход 12Синхронизатор 2 обеспечивает выделение из принимаемого сигнала тактовых импульсов,Блок 5 обнаружения медленно изменяющегося сигнала выполнен (фиг,2)на реверсивном счетчике 13, преобразователе 14 кода, элементе 15 сравнения, источника 16 сояно кода,двоичном счетчике 17. Ня Фиг.2 обозначены информационный 18 и тактовый19 входы и выход 20 блока,Блок 10 обнаружения сигнала с ну 1левым уровнем выполнен (Фиг.З) надвухполуперйодном выпрямителе . 21,компараторе 22, источнике 23 постоянного напряжения и селекторе 24 длительности.Формирователь 6 импульсов выполнен (Фиг,4) на согласующих элементах25, элементе ИЛИ 26,первом элементеИ 27, элементе НГ 28, элементе 29 за".держки, втором элементе И 30. Нафиг, 4 обозначены первь,"й - третийвходы 31-33. В интеграторе 7 управляющий входслужит для обнуления интегратора.Преобразователь 14 кода в блоке 5преобразует код числа на выходах реверсивного счетчика 13 в код модуляэтого числа,Селектор 24 длительности в.блоке10 служит для исключения кратковременных импульсов с выхода формирователя 6,5 10 15 20 25 30 35 40 45 50 55 Согласующие элементы 25 в Формирователе 6 служат для преобразованиясигналов таким образом, чтобы моменту коррекции соответствовал уровеньлогической единицы, т.е. обеспечивают, если это нужно, инвертированиелогических уровней.Дельта-декодер предназначен дляработы с сигналами с дельта-кодерапрототипа.В дельта-кодере, если перваяпроизводная кодируемого сигнала равна нулю, оСуществляется коррекциявозможных ошибок путем обнуления аппроксимирующего сигнала, после чеговыходной сигнал дельта-кодера соответствует истинному значению кодируемого сигнала.Дельта-декодер работает следующимобразом,Дельта-модулированный сигнал свхода 11 поступает в регистр 1 сдвига и в синхронизатор 2, по тактовымимпульсам с которого осуществляетсязапись входного сигнала в регистр 1.С последовательного выхода этого регистра 1 сигнал поступает ня входинтегратора 7, в котором осуществляется интегрирование принимаемой последовательности импульсов. Выходноенапряжение интегратора 7 подается наФильтр 9 нижних частот, с выхода которого снимается восстановленный сигнал, близкий по форме к исходномусигналу на входе дельта-кодера.Когда исходный передаваемый сигнал представляет собой постоянныйуровень, то на выходе дельта-кодерабудет меандр длительностью и и болеетактов. При наличии помех в каналесвязи в передаваемом дельта-модулированном сигнале могут возникать единичные ошибки. В этом случае на вход11 дельта-декодера поступит сигнал,отличный от меяндра. Если передаетсясигнал без помех или имеют место одиночные сбои информации, то блок 5 обнаружения медленно изменяющегося сигнала определяет участок сигнала длительностью и тактов, соответствующий передаче постоянного уровня, ипо окончании этого интервала на выходе блока 5 появится импульс, который поступит на вход Формирователя6. По этому импульсу ключ Я закоротит выход и управляющий вход интегратора 7 и последний разрядится. Момент разряда интегратора 7 соответ 1432779 4Счетчик 17 считает количество тактовых интервалов между импульсами, возникающими на выходе элемента 15 сравнения. Если период этих импульсов превышает и тактов, то на выходе переполнения счетчика 17 через и тактовых интервалов после импульса с выхода элемента 15 сравнения появится импульс, который поступит на нход 33 формирователя 6,Блок 1 О работает следующим образом. Двухполупериодный выпрямитель 21 вычисляет модуль сигнала с выхода фильтра 9. Сигнал с выхода выпрямителя 21 сравнивается на компараторе 22 с пороговым напряжением источника 23, определяемым возможной ошибкой интегратора 7, Сигнал с выхода компаратора 22 через селектор 24 длительности поступает на вход 32 формирователя 6,Формирователь 6 работает следующим образом.На входы 31 - 33 поступают сигналы с ныходов соответственно элемента ИЛИ 4, блока 5 и блока 10, Согласующие элементы 25 преобразовываютвходные сигналы так, чтобы уроненьлогической единицы соответствовалмоменту коррекции. При наличии сигнала коррекции с элемента ИЛИ 4 илис выхода блока 10 на выходе элемента ИЛИ 26 появится уровень логической единицы, В момент прихода импульса с выхода блока 5 на выходе элемента И 27 появится уровень логическойединицы. С ломощью элемента НЕ 28,элемента 29 задержки и элементаИ 30 выделяется перепад ноль - единица. Полученный импульс с выходаэлемента И 30 поступает на управляющий вход ключа 8,Таким образом, в дельта-декодере коррекция интегратора произойдет и в случае одиночных сбоев в дельта- модулированном сигнале. Формула и э о б р е т ения 1. Дельта-декодер, содержащий ре-, гистр сдвига, информационный вход которого объединен с входом синхронизатора.и является входом дельта- декодера, выход синхронизатора соединен с входом синхронизации регистра сдвига, первый параллельный выход которого соединен с первым входом стнует моменту коррекции н дельта- кодере. При этом после коррекции передаваемый дельта-модулированньп сигнал представляет собой последова 5 тельность единиц или нулей, если исходный сигнал отличен от нуляЕсли же передаваемый сигнал равен нулю, то до момента коррекции на выходе фильтра 9 будет сигнал, отличающий ся от нуля на величину ошибки, накопленной в интеграторе 7.Наличие последовательности единиц или нулей после момента коррекции определяется с помощью регист ра 1, сумматоров 3 по модулю дна и элемента ИЛИ 4, Если в регистре 1 записаны только единицы или только нули, то на выходах сумматоров 3 будут нули и на выходе элемента ИЛИ 4 будет 20 нуль. Если же в регистре 1 будут записаны и единицы и нули то на выходе хотя бы одного из сумматоров 3 по модулю два будет единица и на выходе элемента ИЛИ 4 также будет единица. 25Если передаваемый исходный сигнал равен нулю, то на выходе блока 1 О обнаружения сигнала с нулевым уровнем перед моментом коррекции интегратора 7 появится сигнал, соответствующий 30 передаче сигнала с нулевым уровнем,При наличии логического нуля с выхода элемента ИЛИ 4 либо сигнала,соответствующего передаче нулевого уровня с выхода блока 10, а также при З 5 наличии импульса с выхода блока 5 на выходе формирователя 6 появится кратковременный импульс, который откроет ключ 8. В это время интегратор 7 обнулится, т.е. произойдет коррекция, 40Блок 5 работает следующим образом, На управляющий вход (нход выбора режима работы сложение-вычитание) реверсивного счетчика 13 поступает дельта-модулированный сигнал с выхода регистра 1, На тактовые входы счетчиков 13 и 17 поступают импульсы с выхода синхронизатора 2. На входы обнуления счетчиков 13 и 17 поступает сигнал с выхода элемента 15 сравнения. 50 Код числа на выходах источника 16 сравнивается в элементе 15 с кодом модуля числа на выходах реверсивного счетчика 13Если код модуля числа . с выходов реверсивного счетчика 13 превысит код источника 16 (пороговый уровень), то на выходе элемента 15 сравнения появится импульс, который обнулит счетчики 13 и 17.первого сумматора по модулю два,х-й параллельный выход регистра сднига (ь = 2,пп - число тактов завремя анализа входного сигнала) сбе- бдинен с первым входом т-го и нторымвходом (-1)-го сумматоров по модутподва, (и+1)-параллельный выход регистра сдвига соединен с вторым входоми-го сумматора по модулю два,интег" 1 Оратор, выход которого подключен кинформационному входу ключа и входуфильтра нижних частот, выход которого является выходом дельта-декодера,формирователь импульсов, выход которого соединен с управляющим входомключа, выход которого подключен куправляющему входу интегратора, о т-л и ч а ю щ и й с я тем, что, сцелью повыщенпя точности декодирования, в дельта-декодер нведены элемент ИЛИ, блок обнаружения сигналас нулевым уровнем и блок обнаружениямедленно изменяющегося сигнала, информационный вход которого объединен с информационным входом интегра тора и подключен к последовательномувыходу регистра сдвига, тактовыйвход блока обнаружения медленно изменяющегося сигнала подключен к выходу синхронизатора, вход блока об, наружения сигнала с нулевым уровнемподключен к выходу фильтра нижнихчастот, выходы первого - п-го сумматоров по модули два соединены свходами элемента ИЛИ, выход которогои выходы блока обнаружения медленноизменяющегося сигнала и блока обнаружения сигнала с нулевым уровнем подключены соответственно к первому - 40. третьему входам Формирователя импульсов,2. Дельта-декодер по и.1, о т л ич а ю щ и й с я тем; что блок обнаружения сигнала с медленно изменяющимся. уровнем выполнен на реверсив-.ном счетчике, преобразователе кода,элементе сравнения, источнике постоянного кода и двоичном счетчике, счетный вход которого объединен со счет ным входом реверсивного счетчика иявляется тактоным входом блока, управляющий вход реверсивного счетчика является информационным входом блока,выходы реверсивного счетчика черезпреобразователь кода, подключены к первым входам элемента сравнения, выходы источника постоянного кода соединены с вторыми входами элемента сравнения, выход которого подключен квходам обнуления реверсивного счетчика и двоичного счетчика, выход переполнения которого является выходомблока,3, Дельта-.декодер по п.1, о т л ич а ю щ и й с я тем, что. блок обнаружения сигнала с нулевым уровнем выполнен на компараторе, источнике постоянного напряжения, селекторе длительности и двухполупериодном выпрямителе, вход которого является входомблока, выход днухпогупериодного выпрямителя и выход источника постоянногонапряжения подключены соответственнок первому и второму входам компаратора, выход которого соединен с входомселектора длительности, выход которого является выходом блока.4.Дельта"декодер по п .1, о т л ич а ю щ и й с я тем, что формирователь импульсов выполнен на элементахИ, элементе ИЛИ, последовательносоединенных элементе НЕ и элементезадержки, первом - третьем согласуюФщих. элементах, входы которых являются соответственно первым - третьимвходами формирователя, выходы первого, второго и третьего согласующихэлементов соединены соответственнос первым входом первого элемента И ис первым и вторым входами элементаИЛИ, выход которого подключен к второму входу первого элемента И, выходкоторого соединен с первым входомвторого элемента И и входом элементаНЕ, выход элемента задержки подключенк второму входу второго элемента И,выход которогоявляется выходом формирователя.1432779 Составитель О,Ревински Техред И.Верес р А.Обручар едак а каэ 5464/5 5 Тираж 929ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, 11 осква, Ж, Раушская наб д, 4/ Подписи иэводственно-полиграфическое предприятие, г. Уагород, ул. Проектная