Устройство для декодирования кодов, представленных в системе остаточных классов

ОЮЗ СОВЕТСНИХЦИАЛИСТИЧЕСНИСПУБЛИН 51)4 Н ОЗМ 7 ПИСА ЗОБРЕТЕН анн емы вующи ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО.ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ Н Д ТОР:ОУ ИДЕТЕЛСТ(56) Авторское свидетельство СССР У 1267625, кл. Н 03 М 7/18, 1985.Авторское свидетельство СССР В 1388996, кл, Н 03 М 7/18, 1986, (54) УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ КОДОВ) ПРЕДСТАВЛЕННЫХ В СИСТЕМЕ ОСТАТОЧНЫХ КЛАССОВ,(57) Изобретение относится к автоматике и вычислительной технике и может использоваться в аппаратуре передачи д ых, функционирующеи с кодами сист остаточных классов. Цель иэобре" тения в , сокращение объема оборудования, Поставленная цель достигается . тем, что устройство для декодирования кодов, представленных в системе остаточных классов, содержащее блок 15 памяти, сумматор 32, счетчик 8, умножители 23, 24 и регистры 7, 19, содержит элементы 1, 13, 21, 22, 26, 28, 30 задержки, элементы И 2,9, счет; чики 10,11 триггеры 3,25, дешифраторы 14,16, группы регистров.17 18, регистр 27, блок 20 вычисления коэффициента и элемент ИЛИ 29 с соответстСми связями, 1 з,п, ф-лы, 2 ил. Ж17 14293 41% й 4 1. Й 4 После поступления к-го импульса на вход 12 устройства и завершения вычисления сумматором 32 на выходе элемента 30 задержки появляется импульс, свидетельствующий о том, что Вычисление закончено и окончательный результат может быть считан с выхода 33 устройства. формула изобретения 1. Устройство для декодирования кодов, представленных в системе остаточных классов, содержащее блок памяти, сумматор, первый счетчик, два умножителя и два регистра, причем информационный вход устройства соединен с информационным входом первого регистра, вход установки в "О" кото-, рого соединен с входом установки в "О" первого счетчика, с входом уста 50 55 навливается вычисленное значение а, + +а ш,.С приходом третьего импульса на ;вход 12 устройства и третьего такто 5 вого импульса на тактовый вход 6 в счетчики 8 и,11 записывается значение "3", в регистры 18 18, 18, 27 - соответственно значения ш, ш , й, в регистр 19 - значение ш,ш . За О тем производится вычисление блоком 20 коэффициента аз, который записывается в регистр 17 , умножитель 23 осуществляет перемножение значений а и ш,ш . Затем сумматор 32 .производит суммирование и на его выходе устанавливается величина, равная а, +а ш,+ ;+а. ш,шЕсли, например, третий импульс на вход 12 не поступил, третий тактовыйимпульс подается на счетный вход счет:чика 8, на выходе которого появляет- ся код, соответствующий цифре три, то в счетчик 11 записывается код, соответствующий цифре два, С выхода;блока 15 памяти значение модуля ш в ;регистр 18 не запишется, С приходом ,четвертого импульса управления на выходе счетчика 8 появляется код ,цифры четыре, а на выходах счетчика ,11 - код цифры три. В регистры 18 ;27 записывается значение модуля ш На выходе сумматора 32 устанавливается число значением35 23 18. нонки второго регистра и с установочным входом устройства, тактовый входкоторого соединен со счетным входом первого счетчика, выход которого соединен с адресным входом блока памяти,выход второго регистра соединен с входом первого сомножителя первого умножителя, выход второго умножителясоединен с информационным входом второго регистра, выходы первого регистра и первого умножителя соединены соответственно с входами первого и второго слагаемых сумматора, выход кото" рого соединен с входом третьего слагаемого сумматора и является выходомрезультата устройства, о т л и - ч а ю щ е е с я тем, что, с целью сокращения объема оборудования, оно содержит блок вычисления коэффициента, два дешифратора, элемент ИЛИ, второй и третий счетчики, третий регистр, две группы регистров, два элемента И, два триггера и девять элементов задержки, причем информационный вход устройства и выход первого регистра соединены соответственно с первым и вторым информационными входами блока вычисления коэффициента, первая и вторая группы информационных входов которого соединены соответственно с выходами регистров первой ивторой групп, выход третьего регистра соединен с третьим информационным входом блока вычисления коэффициента и с входом первого сомножителя второго умножителя, вход второго сомножителя которого соединен с выходом второго регистра, информационный выход блока вычисления коэффициента соединен с входом второго сомножителя первого умножителя и с информационными входами регистров первой группы, входы установки в "О" которых соединены с входами установки в "О" регистров второй группы, с входом запуска блока вычисления коэффициента, с входами установки в "О" второго и третьего счетчиков, с входом установки .в "О" третьего регистра, с входами установки в "О" первого и второго триггеров и с установочным входом устройства, вход запуска которого соединен с первым входом первого элемента И и через первый элемент задержки с входом установки в "1" первого триг-, гера. прямой и инверсный выходы котороэ соединены соответственно с пергьм входом второго элемента И ис вторым, вх одом п ер вог о эл еме нта И,вьмод которого соединен с входпм разрешения записи первого регистра,вход запуска устройства соединен свходом второго элемента задержки, сосчетным входом третьего счетчика и свторым входом второго элемента И, выход которого соединен с входом разрешения записи второго регистра, выходвторого счетчика соединен с информационным входом первого дешифратора,выходы которого соединены с входамиразрешения записи регистров первойгруппы, выход третьего счетчика соединен с информационным входом второго дешифратора, выходы которого соединены соответственно с входами разрешения записи регистров второй группы, информационные входы которьм объ Оединены с информационным входом третьего регистра и соединены с выходомблока памяти, выход второго элементазадержки соединен с входом разрешениявторого дешифратора, с входом разрешения записи третьего регистра и черезтретий элемент задержки с входом разрешения второго умножителя, выход первого элемента И соединен через четвертый элемент задержки с первым входомэлемента ИЛИ, второй вход и выход которого соединены соответственно с выходом пятого элемента задержки и свходами шестого элемента задержки иразрешения приема сумматора, вход разрешения выдачи которого соединен с входом установки в "1" второго триггера, с выходом шестого элемента задержки и через седьмой элемент задержки с выходом окончания работы ус О тройства, выход окончания вычисления блока вычисления коэффициента соединен с входом пятого элемента задержки, с входом разрешения первого умножителя, со счетным входом второго 45 счеччика и через восьмой элемент за держки с входом разрешения первого дешифратора, выход второго элементаИ соединен через девятый элемент задержки с управляющим входом блока 50вычисления коэффициента, инверсныйвыход второго триггера соединен спервым входом нчравпения приема сумматбра, второйтретий входы направления приема ко:ого объединены и соединены с прямвыходом второго триггера, входы ического нуля и логической единиустройства соеди -нены соответственно с первым и вторым входами константы блока вычисления коэффициента.2, Устройство по п, 1, о т л и ч а ю щ е е с я тем, что блок вычисления коэффициента содержит два мультиплексора, девять элементов НЕ, четыре триггера, одиннадцать элементов задержки, девять элементов ИЛИ, три счетчика, две схемы сравнения, семнадцать элементов И, два регистра и три сумматора-вычитателя, причем первый информационный вход блока вычисления коэффициента соединен с первым информационным входом первого сумматора-вычитателя, второй информацчонный вход которого соединен с вьмодом первого мультиплексора, информационные входы которого соединенысоответственно с вторым информационным входом и с информационными входами первой группы блока вычисления коэффициента, информационные входы второй группы которого соединены с соответствующими информационными входами второго мультиплексора, управляющий вход которого объединен с управляющим входом первого мультиплексорара и соединен с первым входом первоисхемы сравнения и с выходом первого счетчика, информационный выход первого сумматора-вычитателя соединен с первым информационььж входом второго сумматора-вычитателя, информационный выход которого соединен с вторым информационным входом второго сумматора-вычиателя, с первым входом второй схемы сравнения и с инфор"мационным входом первого регистра,выход которого соединен с первым информационным входом третьего сумматора-вычитателя, второй информационный вход которого соединен с выходом второго мультиплексора,третийинформационный вход блока вычислениякоэффициента соединен с третьими информационнымивходами второго и третьего сумматороввычитателей и с вторым входом второй схемы сравнения, четвертый информационный вход третьего сумматора-вычитателя соединен с информационным выходом третьего сумматора-вычитателя, выход второго регистра соединен с третьим информадонным входом первого сумматора-вычитателя и является информационным выходом блока вычисления коэффициента, управляющий вход кЬторого соединен со счетным входом14 293второго счетчика, входом первого элемента задержки и с входом установки в "О" первого триггера, выход первого элемента задержки соединен с первым входом первого элемента ИЛИ, выход которого соединен с входом разрешения приема первого сумматора-вычитателя и через второй элемент задержки с входом третьего элемента задержки, с 1 О входом разрешения выдачи первого сум, матора-вычитателя и с входом установки в "1" первого триггера, инверсный выход которого соединен с первым входом направления приема первого сумматора-вычитателя, второй и третий входы направления приема которого соединены соответственно с вторым входом константы блока вычисления коэффициента и с прямым выходом первого триг О гера, второй вход константы блока вычисления коэффициента соединен с первым и третьим управляющими входами первого сумматора-вычитателя, с первым ивторым управляющимивходами вто-25 рого сумматора-вычитателя, с первым третьим и четвертым управляющими входами третьего сумматора-вычитателя, второй управляющий вход которого соединен с третьим управляющим входом 30 второго сумматора-вычитателя, с вторым управляющим входом первого сумматора-вычитателя и с первым входом константы блока вычисления коэффициента, вход запуска которого соединен с входом установки в "О" второго счетчика и с первым входом второго элемента ИЛИ, выход которого соединен с входом установки в "О" первого счет. чика, выходы знака и равенства нулю 4 О первого сумматора-вычитателя соединены соответственно .с входом первого элемента НЕ и с первым входом первого элемента И, вход и выход первогоэлемента НЕ соединены соответственно 4 д с первыми входами второго и третьего элементов И, вторые входы которых объединены и соединены с первым входом четвертого элемента И и с выходом второго элемента НЕ, вход которого5 О соединен с первым входом первого элемента И, второй вход которого соединен с выходом третьего элемента задержки и с вторым входом:;етвертого элемента И, выход которого соедиЭ.ф нен с входом установки в О" второго триггера, инверсный выход которого соединен с первым входом направления 23 22приема второго сумматора-вычитателя,второй и третий входы направленияприема которого объединены и соединены с прямым выходом второго триггера, выход первой схемы сравнения соединен через третий элемент НЕ с первым входом пятого элемента И, второйвход которого соединен с первым входом шестого элемента И и с выходомчетвертого элемента задержки, выхсФпервой схемы сравнения соединен свторым входом шестого элемента И, выход которого соединен с вторым входомвторого элемента ИЛИ и является выходом окончания вычисления блока вычисления коэффициента, выход пятогоэлемента И соединен с вторым входомпервого элемента ИЛИ, выход четвертого элемента И соединен через пятыйэлемент задержки с первым входом третьего элемента ИЛИ, выход которогосоединен с входом разрешения приема .второго сумматора-вычитателя и свходом шестого элемента задержки, вь 1 ход которого соединен с входом седьмого элемента задержки, с входом установки в "1" второго триггера и свходом разрешения выдачи второгосумматора-вычитателя, выходы знака иравенства нулю которого соединенычерез четвертый ипятый элементыНЕ соответственно с первым и вторымвходами седьмого элемента И, выход"Больше". второй схемы сравнения соединен с первым входом восьмого элемента И, выход "Меньше" второй схемысравнения соединен с первыми входамидевятого и десятого элементов И, выход Равно" второй схемы сравнениясоединен с первым входом одиннадцатого элемента, И второй вхоД которогосоединен с выходом седьмого элементазадержки и с вторыми входами восьмогои девятого элементов И, третьи входыкоторых объединены и соединены с выходом второго элемента И, выход четвертого элемента ИЛИ соединен с пер-вым входом двенадцатого элемента И,выход которого соединен со счетнымвходом третьего счетчика, выход ивход установки в "О" которого соединены соответственно с информационнымвходом второго регистра и с выходомпятого элемента ИЛИ, первый и второйвходы которого соединены соответственно с выходами девятого и тринадцатого элементов И, выход седьмогоэлемента,И соединен с вторым входомдесятого элемента И, выход которогосоединен с первым входом тринадцатого элемента И и через шестой элементНЕ с первым входом четырнадцатогоэлемента И, второй вход которого объединен с вторым входом тринадцатогоэлемента И и соединен с вторым входомвосьмого элемента И, выход которого 10соединен .с третьим входом десятогоэлемента И и с вторым входом третьего элемента ИЛИ, третий вход которого соединен с выходом четырнадцатогоэлемента И, третий и четвертый входыкоторого соединены соответственно свыходом третьего элемента И и черезседьмой элемент НЕ с первым входомодиннадцатого элемента И, выход пятого элемента ИЛИ соединенс входомразрешения записи первого регистра, свходом установки в "О" третьего триггера, с первым входом шестого элемента ИЛИ и через восьмой элемент задерж.ки с первым входом четвертого элемента ИЛИ, выход которого соедийен свходом разрешения приема третьегосумматора-вычитателя и через девятыйэлемент задержки с входом десятогоэлемента задержки, с входом разрешения выдачи третьего сумматора-вычитателя и с входом установки в "1" третьего триггера, инверсный выход которого соединен с первым входом направления приема третьего сумматоравычитателя, второй, третий и четвертый входы направления приема которогосоединены соответственно с инверсными прямым выходами четвертого триггера, с прямым выходом третьего триггера, выходы знака иравенства нулю третьего сумматора-вычитателя соединенысоответственно с входом восьмого элемента НЕ и с первым входом пятнадцатого элемента И, второй вход которо- ,5 го соединен с выходом десятого элемента задержки и с первыми входамишестнадцатого и семнадцатого элементов И, вторые входы которых объединены и соединены с выходом девятогоэлемента НЕ, вход которого соединенс первым выходом пятнадцатого элемента И, вход и выход восьмого элементаНЕ соединены соответственно с третьими входами шестнадцатого и семнадцатого элементов И, выход шестнадцатого элемента И соединен с вторымвходом шестого элемента ИЛИ и с первым входом седьмого элемента ИЛИ,второй вход которого соединен с выхо"дом семнадцатого элемента И и с входом установки в "1" четвертого триг"гера, вход установки в "О" которогосоединен с выходом шестого элементаИЛИ, выход седьмого элемента ИЛИ соединен через одиннадцатый элемент задержки с вторым входом четвертого "элемента ИЛИ, инверсный выход четвертого триггера соединен с вторымвходом двенадцатого элемента И,фвыход пятнадцатого элемента И соединенс входом разрешения записи второгорегистра и с первым входом восьмогоэлемента ИЛИ, выход которого соединен.со счетным входом первого счетчика ис входом четвертого элемента задержки, выход второго счетчика соединенс вторым входом первой схемы сравнения, выход первого элемента И соединен с вторым входом восьмого элемента ИЛИ и с первым входом девятогоэлемента ИЛИ, второй вход которогосоединен с первым входом второго эле"мента ИЛИ, выход одиннадцатого элемента И соединен с третьими входамивосьмого и девятого элементов ИЛИ,выход девятого элемента ИЛИ соединенс входом установки в "О" второго ре"гистра,Корректор Л,Пата Шуллд едакт 44/56 а 4/5 д венно-полиграфическое предприятие, г, Ужгород, ул. Проектная роизв Тираж 929 . ВНЕ 1 ПИ Госуда по делам и 113035, Москва, Под твенного комите бретений и откр 35, Рауыская на40 Если исключить любые,Н-К вычетов, 45 то коэффициенты а , соответствующие1Ээтим вычетам, не вычисляются, а также модули ш , соответствующие им вЭвычислениях, участия не принимают.Такой принцип последовательного декодирования позволяет осуществлять декодирование в темпе поступления вычетов К; . Изобретение относится к автоматике и вычислительной технике и можетиспользоваться в аппаратуре передачиданных, функционирующей с кодами системы остаточных классов (СОК).Целью изобретения является сокращение объема оборудования,На фиг, 1 представлена схема устройства для декодирования кодов,представленных в СОК; на фиг, 2 -схема блока вычисления коэффициента.Устройство (фиг. 1) содержит эле:мент 1 задержки, элемент И 2, триггер3, информационный вход 4 устройства,.элемент 30 задержки, выход 31 окончания работы устройства, сумматор 32,выход 33 результата устройства, инФормационный выход 34 блока 20 вычисления коэффициента, элементы 35 и 36задержки.Блок 20 вычисления коэффициента (фиг . 2) содержит мультиплексор37 и 38, выход 39 окончания вычисления блока 20, элементы НЕ 40-48,триггеры 49-52, элементы 53-63 задержки, элементы ИЛИ 64-72, счетчики73-75, сумматоры-вычитатели 76-78,схемы 79 и 80 сравнения, элементы И81-97, регистры 98 и 99.Сумматоры 32, 76-78 могут бытьвыполнены на микросхеме КР 1802 ИМ 1.Сумматор имеет четыре информационныхвхода, четыре входа направления приема числа с соответствующего информационного входа, четыре управляющихвхода операции над числами (спожениеили вычитание), вход разрешения приема информации, вход разрешения вы дачи результата, информационный вы".ход, выход равенства результата нулю,выход знака результата. Причем каждому информационному входу соответствует свой вход направления приема исвой управляющий вход операции.Если на вход направления приемаподана логическая "1", то информацияс определенного входа при приходе импульса по входу разрешения приемазаписывается в сумматор. Если на уп-.равляющий вход операции подается логическая "1", то соответствующеечисло записывается в сумматор со знаком "+", а если - логический "О",то со знаком "-".В устройстве (фиг. 1) применен 10 принцип декодирования, который основывается на последовательном позиционном преобразовании числа А по Фор- муле А а+а Р 1++аншш-(где ш,(ь=1,Я) - модули системы;а,Ы,;а, - коэффициенты, вычис ляемые следующим образом:(М, - вычет по модулю ш;) Й-а (ш +Ьша25а йф тв в вей 1 вееееевев ШУ где 1, щ О, 1,.2, подбирается сменьшим значением и таким, чтобы а, имело целое значение.Коэффициент а, вычисляется следующим образом (х=3,4); Блок 20 вычисляет коэффициент а; иработает следующим образом. Элемент 53 задержки задерживаетвходной импульс на время срабатыва-ния триггера 49. Элементы 54 и 55 за1429323 3держки задерживают входной импульс на время срабатывания сумматора 76.Элемент 56 задержки задерживает входной импульс на время, равное суммарному времени срабатывания счетчика 73 и схемы 79 сравнения, Элемент 57 задержки задерживает входной импульс на время переключения триггера 50 Элементы 58 и 59 задержки задерживают 10 входной импульс на время срабатывания сумматора 77. Элемент 60 задержки задерживает входной импульс на время переключения триггера 51. Элементы 61 и 62 задержки задерживают входной им пульс на время срабатывания сумматора 78. Элемент 63 задержки задерживает входной импульс на время переключения триггера 52. Импульс с входа запуска .в начальный момент работы уста О навливает счетчики 73 и 74 и регистр 99 в нулевое состояние. Пру поступлении на вход первого импульса управления на выходе счетчика 74 появляется код числа единица, триггер 49 устанавливается в нулевое состояние, что разрешает прием информации в сумматор 76 с первого информационного входа и запрещает прием информации, поступающей на его третий информационный 30 вход. Время задержки импульса управления, поступающего на элемент 53 задержки, не менее времени срабатывания триггера 49. С выхода элемента 53 задержанный импульс поступает на вход элемента ИЛИ 64 и, пройдя через него, на вход элемента 54 задержки и вход разрешения приема сумматора 76, записывая информацию и сумматор 76 с его первого и второго информационньпс 40 входов. Импульс с выхода элемента 54 задержки поступает ка вход элемента 55 задержки и вход разрешения выдачи результата сумматора 76, таким образом, в момент окончания импульса на 45 выходе элемента 55 задержки на информационном выходе сумматора 76 устанавливается значение числа, равное разности числа, поступившего с входа М;, и числа, поступившего через мульти плексор 37 с входа а т.е. М -а,.На выходах знака результата и равенства результата нулю устанавливаются соответствующие логические потенциалы.55 С выхода элемента 55 задержки импульс поступает на входы элементов И 81 и 84. Если значение числа Ы -а, равнонулю, то на выходе равенства результата нулю сумматора 76 устанавливается единичный сигнал, разрешая прохождение импульса через элемент И 81.С выхода последнего импульс поступает на второй вход элемента ИЛИ 72и третий вход элемента ИЛИ 71. Выход.ной импульс элемента ИЛИ 72 устанав".ливает в нулевое состояние регистр99, выход которого является выходомблока 20. С выхода элемента ИЛИ 71импульс поступает на счетный входсчетчика 73, устанавливая на еговыходе код числа единица, а такжепоступает на вход элемента 56 задерж-.ки, с временем задержки не менее суммарного времени срабатывания счетчика 73, схемы 79 сравнения и элемента НЕ 42.Таким образом, на выходах счетчиков 73 и 74 появляется код числа единица, Сформированный схемой сравнения единичный сигнал поступает навход элемента НЕ 42 и элемента И 86,разрешая прохождение импульса с выхода элемента 56 задержки через элемент И 86 и элемент ИЛИ 65 на входобнуления счетчика 73 и выход блока20, что является признаком окончаниявычисления коэффициента а,Таким образом, если разность М -,-а, равна нулю, то и коэффициент а "О.Рассмотрим работу блока 20, в случае, когда сс -а, Ф О.На выходе равенства результата нулю сумматора 76 устанавливается нулевой сигнал и соответственно единичный сигнал на выходе элемента НЕ 41,который поступает на входы элементовИ 82-84, Таким образом, импульс свыхода элемента 55 задержки черезэлемент И 81 не проходит, а поступает через элемент И 84 на вход элемента 57 задержки и установочный входтриггера 50 и устанавливает его внулевое состояние, Нулевой сигнал свыхода триггера 50 поступает на второй и третий входы направления приемасумматора 77, а единичный сигнал поступает на первый вход направления приема сумматора 77. Импульс с выходаэлемента 57 задержки проходит, черезэлемент ИЛИ 66, поступает на входэлемента 58 задержки и вход разрешения приема сумматора 77. Информация,поступившая на первый информационныйвход сумматора 77 с информационного вы"/Рассмотрим работу блока для следующих случаев:1. о, -а,0 В этом, случае единичный сигнал с выхода элемента И 82 поступает на вторые входы элементов И 88 и 89.Значение /ог - .а, поступает на сумматор 77 и с его информационного выхода подается на вход схемь. 80 сравнения, на другой вход которой посту-, пает значение модуля щг с входа блока 20. На первом выходе схемы 80 сравнения появляется единичный сигнал, если /ог -а,щ , на ее втором выходе - если /Мг- а,= щ, и на Гтретьем выходе схемы 80 сравнения единичный сигнал появляется в случае, если /ог-а,/с щПусть /Мг - а, / л щ, тогда на первый вход элемента И 88 поступает единичный сигнал. Импульс с выхода элемента 59 задержки через элементы И 88 и ИЛИ 66 поступает на вход элемента 58 задержки и выход разрешения приема сумматора 77, в котором осуществляется операция /ог - а,/ - ш Выходной импульс элемента 58 задержки .обеспечивает вывод результата вычитания на информационный выход сумматора 77. Этот же импульс поступает на установочный вход триггера 50, подтверждая факт работы сумматора 77 в режиме вычитания.Если результат вычитания получается больше значения щ ,то операция вычитания повторяется, т,е. импульс с выхода элемента 59 задержки вновь поступает на вход разрешения приема сумматора 77, Этот процесс продолжа-. ется до тех пор, пока не выполнится условие/0 г- а / - пщ с щ О с(ог а) - пщг с щ Ясли (Мг -а 1) - пщ 2 29 2.50При результате М, " а,0 вычис.ляется значение (Мг-а, /, из которого производится вычитание щ,г до тех пор, пока не будут выполняться следующие условия/сг-а,- пщ, с О,хода сумматора 76, записывается в сумматор 77 и через период времени, равный времени задержки элемента 58 задержки, появляется на информационном Йыходе сумматора 77. С выхода элемента 58 задержки импульс поступает на вход разрешениявьщачи результата сумматора 77 и установочный вход триггера 60, На прямом выходе триггера 1 О 50 устанавливается единичный сигнал, а на инверсном выходе - нулевой сигнал В результате сумматор подготовлен для вычитания числа щ поступившего на информационный вход сумматора 77 с третьего информационного входа блока 20 из числа, поступившего на второй информационный вход с выхода сумматора 77. Разность ю, -а Может быть положительной, отрицатель ной или равной нулю. Если о, -а,О, 1 о на выходе .знака результата сумматора 76 устанавливается единичный сигнал, который появляется на выходе элемента И 82, Так как на выходе эле мента НЕ 40 нулевой сигнал, то нулевой сигнал находится и на выходе элемента И 83.Если Мг -а, с О, то единичный сигнал появляется на выходе элемента 30 И 83, а нулевой сигнал " на выходе эле" мента И 82.Для вычисления коэффициентов а; необходимо осуществлять вычисление по модулю щ;. В этом процессе участвуют элементы НЕ 43-46, триггер 50, элементы 57"59 задержки, элементы ИЛИ 66 и 68, сумматор 77, схема 80 сравнения, элементы И 87-9 1, 93 и 94 и регистр 98.40Если кг -а,О, то вычисление (,ог -а,)щоЫ.г производится путем вычитания щг из Ыг - а, до тех пор, пока полученный результат будет положительным, но меньшим щ , т,е. выполня ется условие Пусть /о - а, / - пщ щ, тогда единичный сигнал с второго выхода схемы 80 сравнения поступает на первый вход элемента И 91. Импульс с выхода элемента 59 задержки поступает на второй вход элемента И 91 и с его выхода подается на первый вход элемента ИЛИ 72 и второй вход элемента ИЛИ 71, Импульс с выхода элемента ИЛИ 72 производит установку регистра 99 в нулевое состояние, а импульс с выхода элемента ИЛИ 71 поступает на/с-а ( ш+Кша ш,где Ю = 0,1,2,вход элемента 56 задержки и счетныйвход счетчика 73, В последнем записывается единица, на выходе схемы79 сравнения появляется единичныйсигнал и выходным импульсом элемента И 86 счетчик 73 обнуляется. Навыходе блока 20 появляется импульс,свидетельствующий об окончании вычисления коэффициента а, причем а : 10= 0Работа этой части блока 20 ужеуказана.Пусть /М,- а, / - пшс ш , тогда единичный сигнал с третьего выходасхемы 80 сравнения поступает на первыйвход элемента И 89, на третий вход ко"торого поступает импульс с выходаэлемента 59 задержки, Этот импульспроходит через элемент И 89 и черезэлемент ИЛИ 68 поступает на вход раэрешения записи регистра 98, в которыйзаписывается число, поступившее наего информационный вход с информационного выхода сумматора 77.Импульс с выхода элемента ИЛИ 68 25является признаком того, чтовычисление значения (К- а, / по модулюш; закончено и результат записан врегистр 98,2. К - а, с О 30В этом случае единичный сигнал свыхода элемента И 83 подается на входы элементов И 90 и 94.Вычисление значения К - а, помодулю ш заканчивается при выполнении трех условий о - а,с 0;/ОС- а,/ - пшс 0; //М- а,/ - пш/с ш Дешифрация выполнения этих условий осуществляется элементом И 90. При- а, с 0 на третий вход элемента И 90 подается единичный сигнал, При /Ы - а,/ - пш с 0 нулевые сигналы , устанавливаются на выходах знака результата и равенства результата нулю сумматора 77. Через элементы НЕ 43 и 44 эти сигналы поступают на входыэлемента И 87, и в случае выполнения условия /Ы - а,/ - пш с 0 на выходе элемента И 87 появляется единичный сигнал, поступающий на первый вход элемента И 90.Если выполняется условие ИК -а,-пш, ш , то единичный сигнал с третьего выхода схемы 80 сравнения поступает на второй вход элемента И 90.В итоге единичный сигнал с выхода элемента И 90 поступает на первый вход элемента И 93, на второй вход которого поступает импульс с выхода элемента 59 задержки, который проходит через элемент И 93, подается на второй вход элемента ИЛИ 68 и, пройдя через него, обеспечивает запись информации с выхода сумматора 77 в регистр 98, Этот импульс является признаком окончания вычисления значения М - а, по модулю ш.При невыполнении хотя бы одного из указанных трех условий (1), нулевой сигнал с выхода элемента И".90 проходит через элемент НЕ 45 и на первый вход элемента И 94 подается единичный сигнал. На второй вход элемента И 94 поступает импульс с выхода элемента 59 задержки, а на его третий вход - единичный сигнал в случае, если (О - а,) с О, на четвертом входе - единичный сигнал, когда /Ж -Е,/- п 5./ фш 2При, выполнении всех этих условий импульс с, выхода элемента 29 задерж,ки проходит через элемент И 94 и поступает на вход элемента ИЛИ 66 и сумматор 77 вновь продолжает вычис.ление, Так продолжается до тех пор, пока не выполняется условие . Если //К, - а, / - пш /ш, то на втором выходе схемы 80 сравнения устанавливается единичный сигнал, и импульс с выхода элемента 59 задержки проходит через элемент И 91 и поступает на входы элементов ИЛИ 71 и 72. В этом случае ад = О. Работа этой части блока 20 рассмотрена. Таким образом вычисление /Ы- а,/ ш закончено.Имея значение / К- а, / ш, производится вычисление коэффициента а по формулеНепосредственное деление и вычитание заменяется опера 1 иями сложения и вычитания. Реализуется следующий алгоритм.1. Из значения /Ж - а, / ш вычитается ш, столько раз, пока разность не станет отрицательной.2. К последующей разности добавляется в столько раз, пока сумма нестанет положительной.3. Затем над полученной положительной суммой производятся операции(пп. 1 и 2), т.е, производится вычитание в суммирование с в . Этопродолжается до тех пор, пока результат вычитания или суммирования не 1 Останет равным нулю.4. Осуществляется подсчет общего,числа операций вычитания, в результате чего получаем значение коэффициента а15Укаэанный алгоритм реализуетсяпри помощи элементов НЕ 47 и 48,триггеров 51 и 52, элементов 60-63 задержки, элементов ИЛИ 67, 69-71,счетчика 75, сумматора 78, элементов 20И 92, 95-97, регистра 99,На первый, информационный вход сумматора 78 поступает значение числа,с выхода регистра 98, на второй информационный вход - с выхода мультиплексора 38, на третий информационный вход сумматора 78 подается значение модуля.в , на четвертытт информационный вход поступает информация свыхода сумматора 78.После окончания вычисления значения Кт - а, по модулю в с выходаэлемента ИЛИ 68 импульс поступает наустановочный вход триггера 51, входэлемента 60 задержки и через элементИЛИ 69 на установочный вход триггера52, а также на вход установки счетчика 75, в результате чего последнийустанавливается в нулевое состояние.Нулевой сигнал с прямого выхода триггера 51 поступает на четвертый входнаправления приема сумматора 78, за-прещая прием числа с его четвертогоинформационного входа и разрешая спервого входа. Нулевой сигнал с прямого выхода триггера 52 запрещает прием информации с третьего информационного входа и разрешает прием с второго информационного входа сумматора 78,на первый, третий и езвертый управля.50ющие входы операции которого поступаетединичный сигнал, а на второй управляющий вход операции - нулевой сигнал. На этом этап подготовки выполнения ,операции ( к - а,(в -в, заканчивается.55 Триггер 51 осуществляет управление по; ступления информации, т.е. либо с выхода регистра 98, либо с выхода сумматора 78, триггер 52 управляет режимом работы (вычитание или суммирование), а счетчик 75 осуществляет подсчет операций вычитанияНачинается. вьптолнение операции (Ост -а,/в -тп, следующим образом.С выхода элемента 60 задержки импульс через элемент ИЛИ 67 поступает на вход разрешения приема сумматораФ 78, на вход элемента 61 задержки и первый вход элемента И 92, на второй вход которого с инверсного выхода триггера 52 в режиме вычтттания сумматора 78 поступает единичный сигнал. Таким образом, при выполнении операции вычитания импульс записи через элемент И 92 поступает на счетный вход счетчика, осуществляющего подсчет этих импульсов.С выхода элемента 61 задержки импульс подается на вход разрешения вьдачи результата сумматора 78, вход элемента 62 задержки и установочный вход триггера 51, устанавливает его в единичное состояние, запрещая прием информации сумматором 78 с первого информационного входа,и разрешая прием с четвертбго.Если результат операции (;М -л, (в --в положительный, то на выходе зйака результата сумматора 78 устанавливается единичный сигнал, а на выходе равенства результата - нулевой сигнал. На выходах элемента И 96 и элемента НЕ 47 появпяются нулевые .сигналы. С выхода элемента 62 за держки через элементы И 96 и ИЛИ 69 импульс поступает на установочный вход триггера 52, подтверждая режим вычитания сумматора 78, через эле- мент ИЛИ 70 - на вход элемента 63задержки, через элемент ИЛИ 67 - навход разрешения приема сумматора 78 и вход элемента 61 задержки и черезэлемент И 92 на счетный вход счетчи-, ка 75, который осуществляет счетэтого импульса, Так продолжается дотех пор, пока результат операции(- а,(в -тпне становится отрицательным или равным нулю, Как только результат станет отрицательным, то на выходе знака результата сумматора 78 устанавливается нулевой сигнал, который через элемент НЕ 47 поступает на вход элемента И 97 разрешая прохождение через него импульса с выхода элемента 62 задерж- ки. С выхода элемента И 97 импульспоступает на установочный вход триггера 52, в результате чего сумматор71 переводится в режим суммирования,прохождение импульсов через элементИ 92 запрещается. Следовательно,счетчик 75 считает только импульсы,характеризующие режим вычитания. Импульс с выхода элемента И 97 черезэлемент ИЛИ 70 поступает через элемент 63 задержки, элемент ИЛИ 67 навход разрешения приема сумматора 78.Если результат суммирования вновьотрицательный, то процесс суммирования повторяется до тех пор, пока 15результат не становится положительным или равным нулю,Если результат положительный, тоимпульс снова с выхода элемента 62задержки проходит через элемент И 96;. 20сумматор 78 переходит в режим,вычитания, через элемент И 92 разрешается прохождение импульсов на счетный вход счетчика 75,,25Указанные процессы продолжаются до тех пор, пока в конце одной из операций суммирования или вычитания результат не станет равным нулю, Тогда на выходе равенства результата 13 нулю сумматора 78 устанавливается единичный сигнал, который разрешает прохождение импульсов через элемент И 95 и запрещает их прохождение через элементы И 96 и 97. Импульс с выхода элемента 62 задержки через элемент И 95 поступает на вход записи регистра 99 и через элемент ИЛИ 71 на первый вход элемента 56 задержки и счетный вход счетчика 73. В регистр 99 записывается число с выхода счетчика 75, которое и является коэффициентом а.Коэффициент а начинает вычислять.1ся с момента прихода на вход блока .20 (х)-го импульса. К этому моменту на входе блока 20 присутствует число ш; Значение коэффициента а;, уже ,получено, счетчик 73 находится в нулевом состоянии, а на выходах мультиплексоров 37 и 38 появляется информация с входом а, и ш, соответственно, С приходом на вход блока 20 (-1)-го импульса он подсчитывается счетчиком 74, на выходе которого появляется код числа 1-1, а также этот импульс поступает на вход элемента 53 задержки и установочный вход триггера 49, начинается процесс вычисления коэффициента а. Порядок вычисления а", аналогичен указанному порядку вычисления а .После окончания вычисления коэффициента а, в регистр 99 записывается егочисловое значение и сформированныйэлементом ИЛИ 71 импульс поступает насчетный вход счетчика 74 (добавляя вего содержимое единицу) и на входэлемента 56 задержки. Если число навыходах счетчика 71 (равное -1) неравно числу на выходах счетчика 73,то на выходе схемы 79 сравнения устанавливается нулевой сигнал и, соответственно, единичный сигнал появляется на выходе элемента 42 НЕ. Такимобразом, импульс с выхода элемента56 задержки проходит через элемент И85 и поступает на вход запуска дляИвычисления коэффициента а, При этомтриггер 49 остается в единичном состоянии, т,е. сумматор 76 принимаетинформацию с выхода регистра 99.Так продолжается до тех пор, покана выходах счетчика 73 не появитсязначение числа -1, В этом случае навыходе схемы 79 сравнения появляетсяединичный сигнал, Импульс с выходаэлемента 56 задержки через элементИ 86 устанавливает счетчик 73 в нуле-вое состояние и поступает на выходокончания вычисления блока 20, являясь признаком окончания вычисления ко.эффицнента.Устройство (фиг, 1) работает следующим образом,Элемент 13 задерживает входной импульс на время не менее суммарноговремени срабатывания счетчика 8 иблока 15 памяти. Блок 15 памяти служит для хранения значений модулейсистемы остаточных классов. Элемент21 задержки осуществляет задержкувходного импульса на время срабатывания регистра 27, а элемент 22 -задержку на время срабатывания регистра 7, Элемент 26 задержки осуществляет задержку входного импульса павремя операции в умножителе 23.Элемент 28 задержки задерживаетвходной импульс на время сукчирования в сумматоре 32, Элемент 30 задерж"ки задерживает входной импульс навремя срабатывания сумматора 32, Эле"мент 35 задержки формирует выходнойимпульс с задержкой на время срабатывания счетчика 10, Элемент 36 задерживает входной импульс на время,равное сумме времен срабатываниясчетчика 8, блока 15 памяти, регистра 18.Если при поступлении на вход 4 устройства вычета М; на вход 12 устРойства подается импульс управления, то этот вычет участвует в декодировании кода, а при отсутствии импульса управления вычет Ф; и соответствую" Щий ему модуль ш, для декодирования 1 О устройством не воспринимаются.В начальный момент на вход 5 устройства поступает короткий импульс, который устанавливает триггер 3, начетчики 8, 10 и 11, регистры 7, 1 7, 1 ф, 17 н. ф 181 1827 в нулевое состояние, поступает на вход блоКа 20 вычисления коэффициента, а в регистр 19 записывает число с значением единица. На информационный вход 20 4 устройства подается значение вычета с С входа 6 тактовых импульсов Начинают поступать тактовые импульсы, причем на вход 12 поступает импульс, совпадающий с тактовым по длительнос ти и временному положению.Наличие нулевого сигнала на прямом выходе триггера 3 предотвращает прохождение импульсов управления через элемент И 9, а единичный сигнал на его инверсном выходе разрешает их прохождение через элемент И 2. Импульсы с элемента И 2 поступают на вход элемента 22 задержки и вход записи регистра 7, в результате значение вычета М, с информационного входа 4 записывается в регистр 7. Так как значение коэффициента а равно значению вычета К то дальнейших операций по вычислению а, не произ водится, а начинается процесс вычисления следующих коэффициентов а;. С выхода регистра 7 информация .йоступает на первый информационный вход сумматора. 32 и второй информационный вход блока 20 вычисления коэффициента, на первый информационный вход которого подается информация с информационного входа 4 устройства,Импульс, задержанный элементом 22 задержки, поступает через элемент ИЛИ 29 на вход разрешения приема сумматора 32 и вход элемента 28 задержки. Так как с триггера 25 на первый вход разрешения приема сумматора 32 подается единичный сигнал, а на второй и третий входы разрешения приема сумматора 32 - нулевой сигнал, то после поступления импульса с выхода элемента 28 задержки на вход элемента 30 задержки на установочный вход триггера 25 и вход разрешения выдачи результата значение коэффициента появляется на информационном выходе сумматора 32 и поступает на выход 33 устройства и информационный вход сумматора 32. Импульс с выхода элемента 28 задержки также устанавливает триггер 25 в единичное состояние, в результате чего на первый вход разрешения приема сумматора 32 подается нулевой сигнал, а на его второй и третий входы разрешения приема - единичный сигнал, т.е. сумматор 32 готов к принятию информации, поступающей на его вторые и третьи информационные входы.Тактовые импульсы с входа б тактовых импульсов устройства поступают на счетный вход счетчика 8, выходными сигналами которого управляется блок 15 памяти С приходом первого импульса на выходе счетчика 8 появляется код числа, соответствующий единице, и на выходах блока 15 устанавливается значение ш, и, соответственно, с при" ходом д-го импульса устанавливается значение ш;. С выходов. блока 15 памяти информация подается на информационные входы регистров 18, 18, н 27.Импульсы с входа 12 устройства поступают на счетный вход счетчика 11, считающего до К. Счетчик 11 осуществляет подсчет этих импульсов, поступающих также через элемент 1 задержки на установочный вход триггера 3, первый импульс устанавливает его в единичное состояние, в результате чего предотвращается их прохождение через элемент И 2 и разрешается прохождение остальных импульсов через элемент И 9.Выходные сигналы счетчика 11 управляют работой дешифратора 16, на стробирующий вход которого поступает импульс, задержанный элементом 13 задержки, При записи в счетчик 11 первого импульса на первом выходе дешифратора 16 появляется единичный сигнал, который поступает на вход записи регистра 18, . При поступлении второго импульса управления единичный сигнал подается на вход записи реги-. стра 18 и так продолжается до прихода (К)-го импульса управления.Импульс с выхода элемента 13 задержкитакже поступает на вход записи регистра 27 и вход элемента 21 задержки,с выхода которого он поступает навход разрешения приема емножителя 24,на второй информационный вход которого подается число с выхода регистра 119, значение которого в начальныймомент-времени равно единице, напервый информационный вход поступает число с выхода регистра 27, Такимобразом, после прихода первого импульса с входа 12 происходит перемножение и на выходе емножителя 24устанавливается код числа, равного ш 15 лС приходом второго импульса свхода 2 и второго тактового импульса в счетчики 8 и 11 записываетсякод, соответствующий числу два, и в 20регистры 18 и 27 запйсывается значение ш . Импульс через элемент И 9поступает на вход элемента 36 задержки и вход записи регистра 19, а информация с выходов емножитепя 24 эаписывается в регистр 19, т.е, послеприхода второго импульса управленияв регистр 19 записывается значениеш,. Этот же импульс с выхода элемента И 9, задержанный элементами 13 и З 021 задержки на время, равное времени срабатывания. счетчика 11, дешифратора 16 и регистра 27, подается навход разрешения приема ЕмножителяЭ24, а так как к этому времени на одном входе Емножителя Еже присутствуеткод числа ш а на другом входе што на выходе Емножителя устанавливается число, равное ш, ш , которое сприходом третьего импульса с входа 4012 записывается в регистр 19.Второй импульс с выхода элементаИ 9 поступает на вход элемента 36 задержки, выходной импульс которого является импульсом, по которому блок 4520 вычисления коэффициента начинает, вычисления,На первый информационный вход блока 20 поступают значения вычетов М;с информационного входа 4 устройства,На второй информационный вход этогоблока с выхода регистра 7 подаетсязначение а, на третий информационный вход блока 20 с выхода регистра17, поступает значение а, с выходарегистра 17 - значение а и так далее, соответственно, на к-й информационный вход блока 20 поступает значение а , с выхода регистра 17 ,На (к+1)-й информационный вход блока20 подается значение ш с выхода реггистра 18 на (к+2)-й вход - значение ш и так далее, соответственно,с выхода регистра 18 , на (2 к)-йвход поступает значение ш . На 2 к-й3информационный вход поступает значение модуля ш с регистра 27.После окойчания вычисления коэффициента а на информационном выходеблока 20 появляется значение а , ана его управляющем выходе - импульс,свидетельствующий о том,что вычислениекоэффициента а закончено. Информацияс информационного выхода блока 20 поступает на информационный вход регистров 17 17 , и информационный входемножителя 23, на другой информационный вход которого подается значениеш, с выхода регистра 19. Первый импульс с выхода окончания вычисленияблока 20 поступает на элемент 35 задержки и счетный вход счетчика 10,на выходах которого появляется значение 1", по которому с выхода дешифратора 14 поступает сигнал на входзаписи регистра 17 т.е. после прихода первого импульса с выхода блока20 значение а с информационного выхода 34 блока 20 записывается в регистр171, после прихода второгоимлульсас выхода окончания вычисления блока20 значение а записывается в регистр17, и так далее, соответственно, сприходом (к)-го импульса - в ре"гистр 17,Первый импульс с выхода окончания вычисления блока 20 поступает также на вход элемента 26 задержки и вход разрешения приема емножителя 23, в котором осуществляется операция ах ш результат выполнения которой поступает на его выход. Импульс, задержанный элементом 26 задержки, через элемент ИЛИ 29 поступает на элемент 28 задержки и вход разрешения приема сумматора 32. К этому времени сумматор подготовлен для суммирования чисел, поступающих на его второй и третий информационные входы.На третий информационный вход сум-. матора 32 поступает значение а, а на второй - с выхода умножителя 23 результат а хш При поступлении на вход разрешения вьдачи результата сумматора 32 импульса с элемента 28 задержки на выходе сумматора 32 уста