H03M 13/23 — с использованием сверточных кодов, например кодов единичной памяти

Номер патента: 297040

Опубликовано: 01.01.1971

Авторы: Деев, Митр

МПК: G06F 11/08, H03M 13/23, H04L 17/30 ...

Метки: декодирования, кодов, сверточных

...1 мин(1 максРегистр 19 памяти введен для запоминания набора решений об информационных символах, при котором было выполнено декодирование предыдущего символа сообщения, для чего он соединен с регистром 4 предварительных решений. Кодированием набора решений в регистре памяти восстанавливаются первые й - 1 групп по 1 символов кодовой последовагельностис которой начинается процесс декодирования. С этой целью регистр 19 памяти соединен со входом, регистра 4 предварительных решений. Восстановление первоначального состояния необходимо для устранения искажений, создаваемых при поиске. 5 10 15 20 25 30 35 40 45 50 55 бО 65 Регистр 20 сдвига добавлен к блоку 14 управления поиском для учета длины интервала, в котором выполнено определение...

Номер патента: 373894

Опубликовано: 01.01.1973

Авторы: Еат, Рынков

МПК: H03M 13/23, H04L 17/30

Метки: декодирования, последовательного

...из буферного накопителя (из-за возможных искажений в канале связи полного совпадения групп данных может и не произойти).Гипотетическая группа данных образуется путем суммирования по модулю 2 выбранных по закону сверточного кода символов, записаш,ых в кодирующем регистре, Блок 3 проктор Е. Денисов Моро Реда Заказ 1429/16 Изд.1330 Тираж 678 Г 1 одписноЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, )К, Раушская наб., д. 4,5 графия, пр. Сапунова, 2 верки на четность суммирует и сравнивает по модулю 2 канальную и гипотетическую группы данных.Частотная разность, полученная с выхода блока проверки на четность, записывается в блоке оперативной памяти и поступает на счетчик 4, который подсчитывает число...

Номер патента: 413619

Опубликовано: 30.01.1974

МПК: H03M 13/23

Метки: 413619

...5 подключен выход первого разряда регистра 2.Выход сумматора 5 подключен к входу реверсивного регистра 6 синдрома.Цепи продвижения всех регистров обьедипены.Выходы первых К разрядов регистра синдрома подключены к входам прогнозируощегоблока 7, который представляет собой комбиняциошую логическую схему. Прогнозирующнй блок соединен с блоком 4 управления.При работе устройства информация из буферной памяти поступает в регистры 1 информационных символов и регистры 2 избыочых символов. Одновременно с этим ня выходе сумматора 5 образуются символы проверок (кснпрольныс числа), поступающие в регистр 6 синдрома,Принцип действия предлагаемого устройства основан на том, что по значениям символов синдрома можно однозначно вычислитьприращения...

Номер патента: 467484

Опубликовано: 15.04.1975

Автор: Хацкелевич

МПК: H03K 17/00, H03M 13/23, H04L 7/00 ...

Метки: декодера, сверточного, синхронизации, узловой

...посту пает на вход сумматора б по модулю два, навторой вход которого поступает последовательность с выхода кодового генератора 3 (минимального веса), а на его вход поступает декодируемая информация с выхода декоде ра 5. Если разделение последовательностей навыходе узла 1 сделано правильно, то на выходе декодера информация соответствует (з вероятностном смысле) информации на входе кодера, а выход с кодового генератора 3 так же соответствует выходу с кодового генератора д,(й) кодера, Линия задержки 2 должна иметь задержку, равную суммарной задержке сигнала при обработке в декодере 5 и генераторе 3, В этом случае при отсутствии шу мов в канале связи с выхода сумматора по467484 Составитель Е. Ковалева Текред Т. Миронова Редактор Т. Янова...

Номер патента: 510803

Опубликовано: 15.04.1976

Авторы: Дорохов, Дубова, Ермишин, Кирейченко, Хацкелевич

МПК: H03M 13/23, H04L 17/30

Метки: декодирования, кода, сверточного

...ветвей Рюю, Люь Й 1 ю, Л 1 ь которые в двоичном коде подаются через коммутатор 3 в блок 4, где они либо прямо проходят на выход, либо из них вычитается одно из двух постоянных чисел (операция нормализации), 20 соответствующее решению, принимаемому в блоке 14 нормирования порога, которое основывается на анализе выходов с элементов ИЛИ 12 и 13. С выхода блока 4 значения метрик ветвей поступают в сумматоры 6 и 25 складываются со значениями метрик ветвей, хранящимися в блоке 7 памяти метрик ветвей, Слагаемые в каждой сумме зафиксированы на основе выбранной структуры кодового генератора в кодере сверточного кода. Опера ции сложения, сравнения и выбора полностью выполняются в два такта. На втором такте на сумматоры 6 поступают...

Номер патента: 605324

Опубликовано: 30.04.1978

Автор: Брауде-Золотарев

МПК: H03M 13/23

Метки: кода, кодек, сверхточного

...10, при этом другие входы всех полусумма- торов 9 и 10 соединены с соответствук 1 щимц выходами синхрогенератора 5 приеъ 1 а.Кодек сверточного кода работает следующим образом.Передаваемые сигналы поступают на входные полусумматоры 7. На входы управления этих полусумматоров поступают ог синхрогенератора 1 переда Гц псевдослучайные сигналы управления. В результате сложения по модулю два на выходах входных полу- сумматоров 7 сигналы приобретают псевдослучайный характер и поэтому спектральная плотность мощности эгцх сигналов в канале связи выравнивается.Кодер 2 формирует проверочные последовательности, которые передаются в дискретный канал связи через выходные полусумматоры 8, на входы управления которых от синхрогенератора 1...

Номер патента: 620971

Опубликовано: 25.08.1978

Авторы: Готлиб, Хацкелевич

МПК: H03M 13/23, H04L 1/00

Метки: декодирования, каскадного, кода

...внешнего кода 1 .10Однако в качестве внутреннего кода в этом устройстве пряменяется блоковый код и соответственно для его декодирования используется алгебраический декодер, который недостаточно эффективен т 5 в гауссовом канале связи.Наиболее близким по технической сущности и достигаемому результату к изобретению является устройство для декодирования каскадного кода, содер жашее декодер Витерби сверточного кода состоящий из мажоритарного элемента н триггеров, входы которых соединены с информационными входами устройства, выходы со входами мажоритарного. 2. элемента, выход которого через матрицу памяти соединен с первым входом декодера алгебраического кода 21,Для повышения, помехоустойчивости устройства декодирования каскадного ко 1-...

Номер патента: 646451

Опубликовано: 05.02.1979

Авторы: Брауде-Золотарев, Золотарев, Путрин

МПК: H03M 13/23

Метки: декодера, кода, коррекции, порогового, сверточного, сигнала, формирователь

...Ж.З Патентэ,ровКорректор Л. ВПодписноеета СССРоткрытийя изб., д. 4/5ул Проектная Редактор И, МарховскаяЗаказ 128/45ЦНИИ еселовскан нного коми ретеиий и 5, Рву аск г. Уа город 13035,илиал ПП Формирователь 2 синдрома на своих , п - 4 повиционных входах получает проверочные носледовательйости от кодера н нз канала связи. Если на п - 1 с-позиционном входе; включенном к каналу связи, также отсутствуют ошибки, то на выходе формирователя 2 синдрома выделяется последовательность нулей и на выходах пороговых абнаружителей 7, 6 и 5 выдается последо. вательность нулей, и коррекция не производится,При возникновении ошибок в канале связи на выходе формирователя 2 синдрома выделяются без размножения только ошибки в проверочных символах, г 1 а вход...

Номер патента: 662931

Опубликовано: 15.05.1979

Авторы: Соляниченко, Стахов

МПК: H03M 13/23

Метки: кода, обратный, прямого

...работает следующим образом.Прямой и-разрядный р-код Фибоначчи, подлежащий преобразованию, зано-. сится в и-разрядный регистр 1, По.переднему фронту сигнала, поступаю- ного прямого р-кода фибоначчи иэ пер щего иэ блока управления 4 в первый вого блока 2 приведения р-кодов фиблок 2 приведения р.-кодов Фибоначчи боначчи к минимальной форме во к минимальной форме, происходит пе- второй блок 3 приведения р-кодов фибо,резапись исходного йрямого р-кода ,наччи к минимальной форме. По заднефибоначчи из и-разрядного регистра 1му фронту данного сигнала из блока в первый блок 2 приведения р-кодов; 5 управления 4 происходит свертка р-коФибоначчи к минимальной форме, По да фибоначчи, находящегося во второмзаднему фронту данного сигнала из бло...

Номер патента: 662932

Опубликовано: 15.05.1979

Авторы: Соляниченко, Стахов

МПК: H03M 13/23

Метки: двоичный, код, р-кода, фибоначчи

...входными дляпоследующих коммутаторов группы разрядов.1 Д сНеобходимо отметить, что коммутаторы группы младших разрядов могут,в зависимости от длины преобразуемого р-кода Фибоначчи, содержать илиискомое число элементов И,и элементИЛИ, или только один элемент ИЛИформула изобретения Преобразователь р-кода Фибоначчив двоичный код, содержащий и-разрядный регистр, распределитель импульсов двоичный сумматор, причем входи-разрядного регистра является вхо-.дом преобразователя, выход двоичногосумматора является выходом преобразователя, о т л и ч а ю щ и й с ятем, что, с цеЛью повышения быстродействия, преобразователь содержит 35 .коммутаторов группы разрядов, при,чем первый информационный выходкаждого коммутатора группы разрядовсоединен с...

Номер патента: 662933

Опубликовано: 15.05.1979

Авторы: Соляниченко, Стахов

МПК: H03M 13/23

Метки: кодов

...5 заносится р-эквивалент веса первого разряда двоичного кода 1 число 1). Первый сумматор 4 находится в нулевом состоянии.Каждый такт преобразования состоит 1 я из двух полутактов.На первом полутакте прОисходит сложение на втором сумматоре 5 со- держимого первого регистра р-кодов Фибоначчи 6 и второго регистра р-кодов фибоначчи 7. На втором полу- такте происходит перезапись содержимого второго сумматора 5 в первый регистр р-кодов фибоначчи 6 и во второй регистр р-кодов Фнбоначчи 7. При этом на первый вход элемента И 2 из первого регистра сдвига 1 поступает содержимое младшего разряда преобразуемого двоичного кода. Если значение его равняется Оф, то р-эквивалент веса младшего раз- ф ряда двоиЧного кбда не поступает на 33 4первый сумматор...

Номер патента: 675616

Опубликовано: 25.07.1979

Авторы: Дощечкин, Савчук

МПК: H03M 13/23, H04L 17/30

Метки: декодирования, кода, сверточного

...изобретениЦН И И П И Заказ 4345,51 Тираж 774 Подписноефилиал ППП Патент, г, Ужгоро г, ул. Проектная, 4 памяти, сумматоры 3, блок 4 сравнения и коммутатор 5 метрик ветвей, а также блок б памяти решений, компаратор 7, блок 8 нормированного порога и элемент ИЛИ 9,Устройство работает следующим образом.Последовательность сверточного кода поступает на вход блока 1 вычисления метрик ветвей, одновременно являющийся входом устройства. На выходе блока 1 вычисления метра: ветвей вырабатываются двоичные числ ц ( метрики ветви), велич и ца которых определяется степенью корреляции принятой 1 о кодовой ветви, т. е. определенного количества последовательных кодовых символов, с каждой из возможных ветвей применяемого сверточного кода. Эти числа...

Номер патента: 769736

Опубликовано: 07.10.1980

Авторы: Немировский, Четверик

МПК: H03M 13/23

Метки: декодер, кода, сверточного

...навыход циклического преобразователя 7 через переключатель 17 в зависимости от значения управляющего сигнала (фиг. Зв). Поадресу производится выборка метрик и пересылка в блок 3 старых значений метриксостояний и запись в блок 6 из блока 3 новых значений метрик.Период Т от момента 1 о до 1 время обработки информации, относящейся к однойпаре состояний кодера 13. В момент 1, производится выборка из блока 6 метрики, относящейся к состоянию кодера 13 (аь,а, О), В интервале 1 о + 1, в арифметическом блоке 3 вычисляется новое значениеметрики при переходе к состоянию О,ак а т, е. при а= О. В моментзначение аменяется с О на 1 и в арифметическом блоке 3 вычисляется новое значе 5 10 15 20 25 ЗО 35 40 45 50 55 60 65 ние метрики при переходе...

Номер патента: 777814

Опубликовано: 07.11.1980

Авторы: Брауде-Золотарев, Золотарев

МПК: H03M 13/23

Метки: кода, кодек, пороговый, сверточного

...Изд.543 НПО Поиск Государственного комите113035, Москва. Ж Тираж 995 ПодписноеСССР по делам изобретений н открытий Раушская наб., д. 4/5 ип. Харьк. фил. пред, Патент тором такте входы кодера 2 от блока 1 чередования входной ,последовательности поступили условные Нули, Таким образом ветви кодера 2 используются не одновременно, а по очереди,и прои этом часть ветвей не используется. Это означает, что символы входной последовательности кодируются поочередно различными генератор- ными полиномами.Проверочная последовательность с вы О хода кодера 2 объединяется в узел 3 сопряжения с информационной последовательностью, передается по каналу связи с ошибками и на выходе 1 приемной стороны узла 3 сопряжения формируются вместе с 15 надлежащей...

Номер патента: 779997

Опубликовано: 15.11.1980

Авторы: Азаров, Лужецкий, Стахов, Ужвак

МПК: H03M 13/23

Метки: минимальной, приведения, р-кодов, фибоначчи, форме

...элемент ИЛИ 18, выход которого соединен с нулевым входом триггера 3. Первый и второй входы второго элемента ИЛИ 18 являются соответственно первым входом 19 и вторым входом 20 блока 2. Первый управляющий вход 21 устройства 1 соединен с пятыми входами 11 блоков 2, а второй управляющий вход 22 устройства 1 соединен с девятыми входами 14 блоков 2. На входы блока 2 с первого по пя. тый поступают сигналы, обеспечивающие выполнение операции свертки, а на входы седьмого по девятый - занесение единиц. На первом и втором выходах формируются сигналы необходи. мые при выполнении свертки, а на третьем и четвертом - при занесении единиц.Операция сдвига выполняется на основе свойств р.кодов Фибоначчи и койов обобщен. ной "золотой"процорции.Любое...

Номер патента: 842782

Опубликовано: 30.06.1981

Авторы: Замчевский, Соляниченко, Стахов, Черняк

МПК: H03M 13/23

Метки: минимальной, приведения, р-кодовфибоначчи, форме

...Нулевой сигнал с выхода первого элемента НЕ 17 блока 1,2 свертки поступает на первый вход первого элемента И 10 блока 1,2 свертки, запрещая появление единичного сигнала на выходе этого элемента, На выходе второго элемента И 11 блока 1,4 свертки появляется единичный сигнал, который поступает на вход первого элемента НЕ 17 блока 1,4 свертки, на первый вход третьего элемента И 12 блока 1,4 свертки, на первый вход четвертого элемента И 13 блока 1,3 свертки, на второй вход первого элемента И 10 блока 1,2 свертки, на вход второго элемента НЕ 18 блока 1,2 свертки и через второй элемент ИЛИ 15 блока 1,6 свертки на второй вход второго элемента И 11 блока 1,6 свертки, на третий вход 65 которого поступает единичный сигнал со второго выхода...

Номер патента: 900448

Опубликовано: 23.01.1982

Автор: Чернов

МПК: H03M 13/23

Метки: декодирования, кодов, сверточных

...6 выдает группу данных, являющуюся результатом проверок на четность символов регистра 4 предварительных решений. 25Эта группа поступает на блок 10 сравнения, где сравнивается с принятой группой символов. В результате сравнения подсчитывается количество несовпадений, на которое увеличивается значение числа в регистре 10 расстояния. Полученное расстояние Р срав, нивается с величиной допустимого порога рассогласования Д между принятой и предположительно переданной пос ледовательностью, для чего в блоке14 вычисляется знак разности чисел, хранимых в регистрах 11 и 3 расстояния и критерия, Если расстояние меньше значения допустимого порога, то содержимое регистров 3-5 сдвигается на один разряд вправо, очередной символ считается...

Номер патента: 924888

Опубликовано: 30.04.1982

Авторы: Банкет, Ляхов

МПК: H03M 13/23, H04L 7/00

Метки: декодера, сверточного, синхронизации, узловой

...накопителя 11, Выход второго накопителя 11 соединен со вторым входом двухпорогового анализатора 7, а выход кодового генератора 3 подключен также ко второму входу второго сумматора 10 по модулю два, Первый и второй накопители 6 и 11 и двухпороговый анализатор 7 образуют решающее устройство 12. Устройство для узловой синхронизации сверточного декодера работает следующим образом,92888 бВо втором сумматоре 10 по модулюдва производитя сравнение последовательности Т "(О) с последовательл 1ностью Т (0), задержанной в линии О) 5 задержки 9. Если ошибки в канале отсутствуют и узловая синхронизацияустановлена верно, то результат сравнения на выходе сумматора 10 по модулю два с вероятностью 0,5 будет ра 1 О вен единице. Результат второго...

Номер патента: 951291

Опубликовано: 15.08.1982

Авторы: Баранов, Захарчук, Кремез, Лачугин, Роздобара

МПК: H03M 13/23

Метки: кодов, нормализации, фибоначчи

...входом первого элемента ИЛИ, крометого выход первого элемента запрета соединенс втооым выходом блока свертки, а его второйинформационный вход соединен с выходом дешифратора, вход которого соединен с пятымвходом блока свертки, второй вход второгоэлемента И соединен с четвертым входом блокасвертки, а выход подключен к второму входувторого элемента ИЛИ, выход которого соеди- .нен с первым выходом блока свертки.На чертеже приведена функциональная схема устройства,Устройство содержит блок свертки 1, сдви.говый регистр 2, контрольный выход 3, элементы И 4 - 6, триггеры 7 и 8, элемент задержки 9, счетчик 10, разрядные выходы счетчика11, шину переполнения счетчика 12, генераторимпульсов 13, выход 14 генератора импульсов,элементы И 15 и 16,...

Номер патента: 964999

Опубликовано: 07.10.1982

Авторы: Белов, Долгов, Калиниченко, Макаров, Пашовкин, Рогожин

МПК: H03M 13/23, H04L 17/30

Метки: декодер, кода, пороговый, сверточного

...идентич ные проверочным последовательностям навыходе дискретного канала.В этои случае входные цепи основного и дополнительного анализаторов 2 синдрома формируют последовательности нулей. Пороговые обнаружители 3 порогов непревышают и коррекции не происходит.Если произошли ошибки в кодовой последовательности с кратностью меньшейкорректирующей способности кода, то 30в проверочных последовательностях об"разуются единицы, которые поступают ванализаторы 2 синдрома таким образом,что сначала поступают в основной анализатор 2-1 синдрома и лишь спустя 35время, равное длительности К-информационных символов, через блоки 8-18-4- задержки проверочных последовательностей в дополнительный анализатор 2-2 синдрома. При этом с выходов 40пороговых...

Номер патента: 1005024

Опубликовано: 15.03.1983

Авторы: Баранов, Захарчук, Кремез, Лачугин, Роздобара

МПК: H03M 13/23

Метки: i-кодов, минимальной, приведения, фибоначчи, форме

...и т,д.Рассматриваемый метод минимизации кодов можно пояснить следующимпримером,Формула изобретения В этом примере условие свертки выполняется для третьего разряда (т.е, :3). При этом необходимо произвести обнуление второго и первого разрядов, однако запись единицы в третий разряд производить не нужно. так как после этого выполняется условие свертки для пятого разряда, В этом случае необходимо обнулить четвертый разряд кода, а пятый разряд установить в единичное значение, так как для седьмого разряда условие свертки после этого не выполняется.В устройстве-прототипе для минимизации данного входного кода необ ходимо выполнить две смежные опеРации свертки 01001 Я 1 в010 Д 100- - 101010000).Метод, используемый в данном устройстве,...

Номер патента: 1005322

Опубликовано: 15.03.1983

Авторы: Антонов, Бритвин, Колесник, Кудряшов, Парр, Сопов

МПК: H03M 13/23, H04L 17/30

Метки: декодирования, кода, сверточного

...подсоединены черезвторой элемент ИЛИ 11 к выходам бло5 . 10053ков сравнения 3-1 - 3-2 обоих каналов обработки, подключены к компаратору 12, выход которого является выходом устройства,а также кодеры 13-113-2, подключенные к входам блокавычисления метрик ветвей 1, счетчикиадресов считывания 14 и адресов записи 15, подключенные к адресным входам блоков памяти метрик 8 и памятипутей 9 1 ОУстройство работает следующим образом,На входы блока вычисления метрикветвей 1, являющимися входами устройства, поступают с кввнтователя триадами девять или шесть символов, соответственно для скоростей кода 1/3и 1/2, На вторые входы блока поступают двоичные триады с кодеров 13-113-2, представляющие собой значенияветвей решетчатых диаграмм, задаваемые...

Номер патента: 1008728

Опубликовано: 30.03.1983

Авторы: Баранов, Захарчук, Кремез, Лачугин, Роздобара

МПК: H03M 13/23, H03M 13/53

Метки: 1-кодов, нормальной, приведения, фибоначчи, форме

...блок стробирования содержит (п -1) элементов И, элемент ИЛИ,элемент НЕ и триггер, причем каждый1 -й вход блока соединен с первым входом 1 -го элемента И и с вторым входом ( 1-1)-го элемента И, выходы всехэлементов И соединены с соответствующими входами элемента ЦЛИ, выход которого непосредственно и через элемент НЕсоединен соответственно с единичным инулевым входом триггера, выход элемента НЕ и единичный выход триггера являются соответственно вторым и первымвыходом блока стробирования,На чертеже представлена структурнаясхема устройства для приведения 1-кода Фибсначчи к нормальной форме дляслучая 8.=5.Устройство содержит группу 1 блоковсвертки, блок 2 стробирования и группу 3элементов И.Группа 1 блоков свертки предназначенадля выполнении...

Номер патента: 1019434

Опубликовано: 23.05.1983

Авторы: Гаврилюк, Замчевский, Соляниченко, Стахов, Черняк

МПК: H03M 13/23

Метки: минимальной, приведения, р-кодов, фибоначчи, форме

...ИЛИ соединены с вторым входом шестого элемента 21 И и с установочным входом 3 блока 1 свертки, Четвертый и пятый входы первого эле" ф мента 22 ИЛИ соответственно соединены с дополнительными установочными входами 9 и 10 блока 1 свертки,Дополнительные управляющие 13 и 11 входы блока 1 свертки соединены и соответственно с первым и вторым входами третьего элемента Ц Я, третий вход которого соединен с выходом первого элемента 22 ИЛИ, Выход третьего элемента 18 И соединен стретьим входом триггера 15. Дополнительный управляющий 14 вход поступает на первые входы четверто-го 19, пятого 20 .и аестоуфо 21 элемента И, Выходы пятого 20 и шестого 21 элемента И поступают на вто- ээ рой и третий входы третьего злемен" та 24 ИЛИ, первый вход которого...

Номер патента: 1032448

Опубликовано: 30.07.1983

Авторы: Баранов, Кремез, Лачугин, Роздобара

МПК: H03M 13/23

Метки: кода, обратный, прямого

...соответственно с выходами (И) млад ших разрядов и -разрядного регистра, выход старшего разряда которого соединен с входом установки блока определения старшего разряда, тактовый вход которого соединен с первым выходом распределителя импульсов, первый и второй информационные входы блока определения старшего разряда соединены соответственно с выходами двух старших разрядов блока приведения родов Фибоначчи к минимальной форме, первые информационные входы которого соединены соответственно с выходами элементов И группы, авыходы являются информационными выходами преобразователя, знаковый выход которого соединен с выходом знака блока определения старшего разряда, вь:ход коррекции которого соединен с вторыми информационными входамидвух...

Номер патента: 1035819

Опубликовано: 15.08.1983

Авторы: Королев, Купеев

МПК: H03M 13/23

Метки: двоичной, декодирования, информации, кодами, кодирования, сверточными

...каналакодирования ).выхода каждого коммутатора 2 разделения ветвей информационные подпотоки поступают на входы коммутаторов 3объединения-ветвей и на входы кодеров 4 каждого канала кодирования. Вкодерах из информационных символов формируются провероцные символы, которыеобъединяются в проверочные последовательности. Формирование проверочныхпоследовательностей производится всоответствии с выбранными порождающими полиномами сверточных кодов каждого канала кодирования.Во втором канале кодирования сформированная проверочная последовательность поступает на один из входовкоммутатора 3 объединения ветвей,который формирует кодовую,последова.тельность путем объединения информационных подпотоков и подпотока проверочной последовательности.С выхода...

Номер патента: 1046958

Опубликовано: 07.10.1983

Авторы: Ключко, Кузин, Кузнецов, Николаев, Попков

МПК: H03M 13/23, H03M 13/51, H04L 17/30 ...

Метки: декодер, кода, пороговый, сверточного

...2-й степени, что определяетЯ.(и 4 1)-1 разрядов регистра 1сдвига, где В.- максимальная степеньчленов образующего многочлена.Кодирующее устройство позволяет одно.20временно сформировать синдром для чегных и нечетных символов принимаемойпоследовательности до ее разделения наинформационную и проверочную части.Насумматоре Зпомодулю 2 происходит 25сложение синдрома четных символов с, нечетными символами последовательности и, наоборот, - синдрома нечетныхсимволов с четными символами. В ре,зультате формируются сигналы неравно- . ЗОзначности, которые записываются в регистр 4 неравноэначности и одновременнопоступают на декоммутируюший блок 7.Пороговый блок 5 на основании сигна, лов неравнозначности и установленногопорога корректирует...

Номер патента: 1078654

Опубликовано: 07.03.1984

Авторы: Королев, Купеев

МПК: H03M 13/23, H04L 17/30

Метки: декодер, кода, пороговый, сверточного

...частотой с выхода блока 8Формирования тактовых частот, а блокировка - выходным импульсом Ь -триггера 12,. Пороговый счетчик 10 предназначендля блокировки выходов ПЭ 4 при возникновении в канале связи ошибок,превышающих корректирующую способ-ность сверточного кода, Пороговыйсчетчик состоит иэ собственно счетчика и дешифратора, Порог выбирается равным П); д -минимальноекодовое расстояние свертачного кода.При превышении порога с выхода дешифратора на вход 3 -триггера 12 поступает импульс, переводящий Р -триггер в положение, когда с его инверсного выхода снимается логическийнольТриггер остается в таком положении до поступления на Й-.вход импульса с выхода дешифратора Формирователя 11 временного интервала, Коэффициент счета...

Номер патента: 1092489

Опубликовано: 15.05.1984

Авторы: Замчевский, Оникиенко, Соляниченко, Стахов

МПК: H03M 13/23

Метки: кодов, минимальной, приведения, фибоначчи, форме

...свертки, элемент 4 ИЛИ, предназначенный для выработки сигнала установки в исходное состояние первого сдвигового регистра 2 и второго сдвигового регистра 3 через элемент 5 задержки, предназначенный для временной задержки сигнала установки на время, необходимое для окончания переходных процессов в ячейке 1 для приведения р -кодов Фибоначчи к минимальной форме. Устройство имеет их.д б синхронизации, соединени,и 1 и, равляющими1092489 4 входами 7 и 8 соответственно первого сдвигового регистра 2 и второго сдвигового регистра 3, вход 9 начальной установки устройства, соединенный с входом 10 элемента 4 ИЛИ, а также ин-формационные входы 11 и информационные выходы 12 устройства.Единичные выходы 13 разрядов 2.4- 2.10 первого сдвигового...

Номер патента: 1095428

Опубликовано: 30.05.1984

Авторы: Кваша, Королев, Купеев, Чуйко

МПК: H03M 13/23, H04L 17/30

Метки: дискретнофазовой, модуляции, неопределенности, устранения

...РС , длина которого выбирается равной длине РС кодера (или анализатора синдрома) и выполняется на ИМС Второй сумматор 10 по модулю два предназначен для коррекции информациив режиме возникновения обратной работы. Сигнал для коррекции поступает с выхода счетного триггера. Сумматор по модулю два реализуется на одном элементе ИМС К 155 ЛП 1.Э -триггер 11 предназначен для управления работой второго сумматора 10 по модулю два. Счетный триггер реализуется на одном элементе ИМС К 155 ТМ 2. Дешифратор 12,предназначен для дешифрирования состояния пороговыхсчетчиков и формирования одиночногоимпульса при наличии двух нулей свыходов пороговых счетчиков. Дешифратор реализуется на одном элементе ИМС К 155 ЛАЗ.Первый пороговый счетчик 13...