Преобразователь двоичного кода в код по модулю к

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИРЕСПУБЛИН 19) ( АРСТВЕННЫЙ КОМИТЕТ СССР АМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ГОС ЭОБРЕТДЕТЕЛЬСТВУ ПИ К АВТОРСКОМУ С 8 И информации. цель изоращение количества ообразователь содержитор 1, многопороговыйоритетный блок 3. Двпоступает на входы стакже на входы блока1-м выходе блока 2 пничный сигнал, есликодов больше или равс выходов блока 2 поблока 3, а с блока 3группу входов сумматзначение формируемогчто сигнал на выходахра 1 равен Ск . 4 ретения - сокорудования. Пре двоичный сумма блок 2 и приичный код С У 3 3614403,лик, 191,етельство СССР03 М 7/12, 1982 ам на умматора 1, 2. При зто оявляется едисумма входныхна 1 К. Синалы НОГО КОДАЪ Ь ДВО- на вторую ра 2, причем кода таково, суммы суммат ил е осится к Вычис может быть ис оения устройст ки дискретной(54) ПРЕОБРАЗОВАТЕЛВ КОД ПО МОДУЛЮ К(57) Изобретение отлительной технике ипользовано для постпередачи и перерабоИзобретение относится к вычислите 1 льной технике и может быть исполь"зсвано при построении систем передачи,и переработки дискретной информации.Цель изобретения - сокращение количества оборудования.На фиг. 1 показана схема преобразователя двоичного кода в код помодулю К = 14 при и аа 5 (и - число 10разрядов двоичного кода); на фиг. 2 -с ема преобразователя двоичного кода вк д помодулю К 13 при п 5; наф г. 3, - оптимизированная схема преО раэОВателя дВОичного кода В кодпо модулю К13 при п щ 5; нафг, 4 - оптимизированная схема преобразователя двоичного кода в код помодулю К щ 17 при и щ б;Преобразователь содержит двоичныйсумматор 1, многопороговый 2 и приО 1 итетный 3 блоки, входь 4 и выход 1 5Для случая К щ 14, и 5 (фиг. 1)блок 2 содержит элементы И 6, 7, 25ИЗИ 8, блок 3 содержит элемент 9запрета.1Для случая 1 К13, и 5 (фиг.2 и 3)б ок 2 содержит элементы И 10, 11,12-14, блок 3 содержит элемент 1530запрета.Для случая К = 17, и 6 (фиг. 4)блок 2 содержит элементы И 16-19,ЛИ 20-23, блок 3 содержит элементы2 Д и 25 запрета.При поступлении на второй входоного и того же разряда сумматора 1нескольких выходов блока 3 они объе-диняются по ИЛИ.Разрядность сумматора 1 ш=1 ОК К++ 1, количество разрядов двоичногок 1 ода (входов 4) и произвольно.Блок 2 представляет собой многойороговьй элемент с Весами входов2 (1. 0,1, , и) и порогамиВыходов А = К, 2 К.1 К (1 к2"- 11в в в -). Он может быть выполненВ виде пороговых элементов с соответСтвующими порогами,Блок 3 представляет собой совокупность (1 - 1) элементов запрета.Конструкция его может быть оптимизи 1 ована непосредственным подключением1-го выхода блока 2 к вторым входамтех разрядов суМматора 1, для которыхв соответствующих разрядах двоичногоФйредставления чисел В2 -О КЯ 6 1,1, , и 1, такое, что В,0,2с Ч К) при ц = .1 кк 1 имеется единица, а при ц ( 1 - О.Преобразователь работает следующим образом.Если поступающее на входы 4 двоичное число меньше значения К(С ( К), то его код поступает на первые входы сумматора 1 и проходит на его выходы, поскольку на выходах блоков 2 и 3 формируются нулевые сигналы. Если К ( С ( 2 К, то в блоке 2 на его первом выходе (порог А щ К) вырабатывается единичный сигнал, который формирует на вторьж входах разрядов сумматора 1 код В, 2 1 " - К, на выходах которого (и, соответственно, на выходах 5 преобразователя) формируется код числа С + В = С - К " Со, Если 1 КСсЦ+ 1) К, то в блоке 2 формируются сигналы на -Выходах, В блоке 3 сигнал, соответствующий наибольшему порогу А " 1К, блокирует все остальные и формирует на вторых входах разрядов сумматора 1 код В2 - 1 К 1 к К 1 1, , е 1, такое, что В Ъ О, 2с 1К), на выходахккоторого (и, соответственно, на . выходах 5 преобразователя) формируется код С + В щ С - 3 КСод кТаким образом, преобразователь обеспечивает преобразование двоичного кода в код по модулю К при произвольно выбранных К и и (число разрядов двоичного кода). Преобразователь может быть непосредственно использован при построении сумматора по модулю К.3Формула изобретенияПреобразователь двоичного кода в код по модулю К, содержащий двоичный сумматор, первые входы разрядов которого соединены с соответствующими входами преобразователя, а выходы подключены к выходам преобразователя, о т л и ч а ю щ и й с я тем, что, с целью сокращения коли вества оборудования, он содержит многопороговый и приоритетный блоки, причем входы многопорогового блока подключены к входам преобразователя, а выходы - к входам приоритетного/блока, 1-й выход которого ц 1.с 2 - 1где п - количество разрядовкФ преобразуемого двоичного кода) подключен к вторым входам тех разрядовдвоичного сумматора, которые соответствуют значению В= 2 - 1 х1429322 х К(1 Г 1; , п, такое, что В О, 2 ( 1 К),,по делам изобретений и от 3035, Москва, Ж, Раушская одписнСР ет ыт д. 4/5 оизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4