Устройство для обнаружения ошибок

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 9) (11) 03 ПИ ИЗОБРЕТЕНИЯ ВТОРСК ЛЬСТВ(21 ) (22) (46) (72) имене 5. Из с пр нием пятиуровневого кода БКобретение позволяет обнаружить ошибки в пятиуровневом коде БК, возникающие вследствие тепловых шумов кабелей передачи и шумов корректирующих усилителей передающей аппаратуры. Устройство для обнаружения ошибок содержит блок 1 компара- торов, два элемента НЕТ 2 и 9, два элемента ИЛИ 3 и 6, два элемента И4 и 5, два дешифратора 7 и 8 и триггер 10, Первый и второй дешифраторы 7 и 8 содержат по одному элементу НЕТ 11 и по два элемента 12 и 13 задержки. 1 з.п. ф-лы, 1 ил ится к автомайствам контробыть испольОСУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ 4075557/24-2430.06.8623.10.88. Бюл. У 39Г,В, Чихов(54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ОШИБОК(57) Изобретение отностике, а именно к устроля информации, и можетзовано в цифровых системах передачи 32785 А 1Изобретение относится к автоматике, а именно к устройствам контроляинформации, и может быть использовано в цифровых системах передачи сприменением пятиуровневото кодаБК.Целью изобретения является повышение информативности устройства засчет обеспечения обнаружения ошибок 10в пятиуровневом сигнале.На чертеже представлена структурная схема устройства для обнаруженияошибок.Устройство содержит блок 1 компараторов, первый элемент НЕТ 2, первый элемент ИЛИ 3, первый и второйэлементы И 4 и 5, второй элемент ИЛИ, 6, первый и второй дешифраторы 7 и8, второй элемент НЕТ 9 и триггер 10. 20Каждый из дешифраторов 7 и 8 содержит элемент НЕТ 11 и первый и Второйэлементы 12 и 3 задержки. На чертеже обозначены вход 14 и выход 15 уст"ройства. 25Устройство для обнаружения ошибокработает следующим образом,На вход блока 1, который выполненна,четырех включенных параллельнопороговых элементах, поступает по ", З 0входу 14 пятиуровневый линейный сигнал в виде кода БК; На соответ"ствующих выходах блока 1 формируютсядвоичные импульсы. На выходе элемента НЕТ 2 при.поступлении на его вхо- З 5ды импульсов с блока 1 формируетсясигнал, соответствующий символу "+1",а на выходе элемента НЕТ 9 при поступлении на его входы импульсов с блока1 - сигнал, соответствующий символу 40ввввС прямых выходов элементов НЕТ 2и 9 сигналы поступают на соотве тств ующие дешифрато ры 7 и 8 . Элементы 1 2и 1 3 э адержки имеют времена задержки 45распространения сигнала, соотв ет ствен"но равные двум периодам тактовойчастоты входного сигнала и одному периоду тактовой частоты.50На выходе дешифратора 8 вьвделяет-,ся каждый третий импульс из последовательности символов "+1 +1 +1", аналогично на выходе дешифратора 7 выделяется каждый третий импульс изпоследовательности символов "-.1 -1-1". С инверсных выходов элементовНЕТ 2 и 9 импульсы, соответствуециесимволам "+1" и "-1", поступают на входы элемента ИЛИ 3, на выходе которого формируется последовательность импульсов, соответствующая этим символам, которая поступает на вход триггера 10 и вызывает его переключение.Импульсы с выхода дешифратора 8 и с инверсного выхода триггера 10 поступают на элемент И 5, на выходе которого формируется сигнал ошибки, если номер значения текущей цифровой суммы перед комбинацией символов "+1 +1 +1" .четный. Сигнал ошибки поступает через элемент ИЛИ б на вы" ход 15 устройства и на вход элемента ИЛИ 3, с выхода которого сигнал поступает. на вход триггера 10, что вызывает его дополниельное переключение, устраняющее нарушенное при ошибке соответствие, Аналогично выделяется импульс ошибки с выхода элемента И 4, если значение текущей цифровой суммы перед комбинацией символов "-1 -1 -1" нечетное. Комбинация "-1 -1 -1" ("+1 +1 +1") в пятиуровневом сигнале с кодом БКвсегда следует за символом с четным (нечетным) номером значения текущей цифровой суммы.Формула изобретения1. Устройство для обнаружения ошибок, содержащее блок компараторов, первый вькод которого соединен с первым входом первого элемента НЕТ, первый элемент ИЛИ, первый и второй элементы И, выходы которых соединены соответственно с первым и вторымвходами втордго элемента ИЛИ, выход которого является выходом устройства, вход блока компараторов являетсявходом устройства, о т л и ч а ющ е е с я теив что, с целью повышения информативности устройства за счет обесцечения обнаружения ошибок в пятиуровневом сигнале, .в него введены дешифраторы, второй элемент НЕТ и триггер, прямой и инверсный выходы которого соединены с первыми входами соответственно первого и второго элементов И, прямые выходы второго и первого элементов НЕТ соединены соответственно через первый и второй дешифраторы с вторыми входами соответственно первого и второго элементов И, инверсные выходы первого и второго элементов НЕТ соединены соответ1432785 Составитель Б. ХодовТехред И.Верес:Корректор В. Бутяга Редактор О. Юрковецкая Подписное Заказ 5464/55 Тирак 929ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Иосква, Ж, Раушская наб.; д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 ственнг с первым и вторым входамипервого элемента ИЛИ, выход которогосоединен с входом триггера, второйвыход блока компараторов соединен свторым входом первого элемента НЕТ,третий и четвертый выходы блока компараторов соединены соответственнос первым и вторым входами второгоэлемента НЕТ, третий вход первогоэлемента ИЛИ подключен к выходу второго элемента ИЛИ,2. Устройство по п,1, о т л и -ч а ю щ е е с я тем, что дешифратор содержит элемент НЕТ и первый и второй элементы задержки выходы котоФрых соединены с первым и вторым входами элемента НЕТ, третий вход ко" торого объединен с входами первого и второго элементов задержки и является входом дешнфратора, выход элемента НЕТ является выходом дешифратора.