H03M 7/18 — преобразование в коды в остатках или из них

Номер патента: 211154

Опубликовано: 01.01.1968

Автор: Долгов

МПК: H03M 7/18

Метки: классов, однородных, остаточных, позиционных, систем, системы, счисления, чисел

...в однопозиционном коде сла. гаемых. При этом результат, также представленный в однопозиционном коде, фиксируется в узле 3 хранения, состоящем из набора одноразрядных регистров.В основу работы преобразователя положено соотношение, описывающее получение 1-го представленного н Я-ричной системе ле 0 ния, по схеме Горнераа -- Ап, уЯ+А, ту)Я+А, Зу)Я+++Аз, ) Я+А,у), где Ат, у -- А,(той Р,)и все арифметические действия выполняютсяпо модулю Р;.Преобразователь работает следующиразом.В исходномишен (хранит ч ль30 ционирования ва211154 Предмет изобретения Составитель В. А. Субботин Редактор Л. А. Утехина Техред А. А. Камышиикова Корректоры 3. И. Тарасова и И, Л. КирилловаЗаказ 582/7 Тираж 530 ПодписноеЦЕИИПИ Комитета по делам...

Номер патента: 238887

Опубликовано: 01.01.1969

Авторы: Метрологии, Тбилисский

МПК: H03M 7/18

Метки: преобразования, чисел

...1)-го раз ряда преобразуемого числа, а вторые входы(аод 0) гпос 1 Р, (аорто) гпос 1 Р,; элементов, принадлежащих схеме Д 2 г, подключены к г-му выходу дешифратора Дпричем г = О, 1, 2,., й + 1, где й - целое положительное число, а г = О, 1, 2, , 9.Каждому элементу И соответствующему схеме Д 2 г, приписываются значения результатов 101 гптос 1 Р где Р, = Р, - Р При этом двоично-кодированное значение 101 ггпос 1 Р, засылается блоком БДгх на приемный регистр блока суммирования, работающего по основанию Р Так, элементу И принадлежащему схеме Дг 6, приписываются значения б и б, соответственно элементу И, - 4 и 5, а элементу И - 5 и б,Блок суммирования БС состоит из двух независимых устройств суммирования УС - Р УС - Р соответствующих...

Номер патента: 239660

Опубликовано: 01.01.1969

Авторы: Брагин, Дев, Долгов

МПК: H03M 7/18

Метки: кода, остаточнб1х, системы

...5.В режиме второго (контрольного) просчета схема 1 осуществляет выдачу всех разрядов преобразуемого числа на входы пирапиды 4 дополиительным кодом. Это означает, что если а 1значения разряда с основанием и 1, то на зходы соответствующей матрицы первои ступени пирамиды 4 выдается дополнение до )п;, т. е. величина (и,. 2,. ). Таким образом, все подаваемые на входы матриц первой ступени пирамиды величины в контрольном режиме заменяются на свои дополнения по соответствующему модулю. За счет этого при контрольном просчете возбуждаются в основном другие (ио сравнению с первым просчетом) элементы упомянутых матриц. 11 апример, если для основания и, =5 в режиме первого просчета была возбуждена вторая шина, то в реЗаказ 1792 13 Тираж 480...

Номер патента: 241107

Опубликовано: 01.01.1969

Авторы: Долгов, Трофимов

МПК: H03M 7/18

Метки: вычет, двоичногочисла, свертки

...результатов О, 2, 4, 6, 8. Таким образом, в предложенном устройстве матрицы третьей ступени имеют размерность 5)(5, причем среди них нельзя найти такие, которые формируют результаты из одинаковой совокупности возможных значений. В частности, для матрицы 3, связанной с ранее упомянутыми матрицами второй ступени, возбуждение выходов соответствует получению одного из результатов О, 1, 2 12 за счет комбинирования величин О, 1, 2, 3, 4, подаваемых на ее вертикальные входы, и величин О, 2, 4, 6, 8, подаваемых на горизонтальные входы. Очевидно, что размерность матриц четвертой ступени 13(13, а пятой - 17)(17.В случае, если среди абсолютных наименьших вычетов весов разрядов преобразуемого числа можно выделить вычеты, равные по величине,...

Номер патента: 244709

Опубликовано: 01.01.1969

МПК: H03M 7/16, H03M 7/18

Метки: 244709

...анализаторами б, проверяющими четность суммы разрядов старшей группы, кода 10(на блок-схеме младшая группа разрядовкода обозначена цифрой 1). Логические перекодирующие устройства строятся известными методами в следующей последовательности: 15составляются таблицы соответствия кодаГрея коду СОК с учетом весового значениягруппы разрядов кода для прямой и обратной ветвей периода цикличности;записывается совершенная дизъюнктивная 20нормальная форма переключательной функции,для каждого двоичного разряда кодаСОК по выбранному модулю;производится минимизация переключательных функций для каждого двоичного разряда выбранного модуля кода СОК.Анализ кода Грея на цикличность показывает, что период,повторения т разрядов кода Грея равен 2 , а...

Номер патента: 289412

Опубликовано: 01.01.1971

Авторы: Бартошевский, Васильев

МПК: H03M 7/18

Метки: декодирования, классов, кодов, остаточных, представленных, системе

...приведена ца чертеже, где О, 1, 2 - входные шины; 3 - элементы ИЛИ; 4 - 9 - триггеры; 10 - 11 - ВЫХОДНЫЕ ШИНЫ,В предлагаемом устройстве осуществляется операция выборки из ряда триггерных схем Одного триггера, соответствующего принимаеой комбинации. для пояснения работы устройства Выоерем за основание хидльцого О- да 1( =2 и Ь; =3.Тогда числам 1, 2,3, 4, 5, 6, задашЫм в де сятпчной системс исчисления, будут соответствовать комбицацш 11, 02, 10, 01, 12, 00 в системе остаточных классов.Поставим в соотвсгствие каждон такоц кох 1- бинации единичное состояние определенного 10 триггера. 11 цформация последовательно покаждой из шиц О, 1, 2 поступает на вход уст- ройстВВ. Предположив, ц 1 Вход декодера ПО ступает комбинация 01. При поступлегпш...

Номер патента: 323861

Опубликовано: 01.01.1972

Авторы: Малюга, Сергеев

МПК: H03M 7/18

Метки: регистр-формирователь

...ОЗУ, соответствующие кодам первого и второго операндов, Каждый операнд представляется в однопозиционном коде, т. е, значению каждого модульного разряда ставится в соответствие одна позиция или одна входная шина формирователя,Сопротивление Яр, включенное в коллекторную цепь транзистора, служит для ограничения коллекторного тока после перемагничиванпя сердечника формирователя.Устройство работает следующим образом.В исходном состоянии транзистор закрыт, и сердечники в коллекторной цепи находятся в состоянии остаточной индукции - В. При выдаче из ОЗУ исходных чисел происходит перемагничивание в состояние +В только двух сердечников формирователя соответствующих значений остатков чисел, над которыми совершается операция. При этом в базовой...

Номер патента: 328448

Опубликовано: 01.01.1972

Авторы: Акушский, Амербаев, Кокорин, Рыков, Юдицкий

МПК: H03M 7/18

Метки: классов, код, кода, остаточных, полиадический, системы

...двоичный код остатка, записанный на входном регистре по соответствующе му основанию. Двоичные коды остатков с выходом запоминающих устройств 3 поступают на сумматоры 4 - 9, 11, 13 по соответствую 11-(х 1 епг, ",лл), =Лг)р, 1.(1 г (гг,По каждому К-ому столбцу перекодировки Х, л; Хг 1 е, . Х 1 е,гсуммируются по пгогг Р 1, с учетом переполнений, поступивших из предыдущего столбца, одновременно вырабатываЮтСя ПЕрЕПОЛНЕНИя За твгг Р 1 е дЛя уЧЕта ПрИ суммировании перекодировок в (К+1) столбце.В итоге по каждому столбцу будут получены цифры искомого полиадического кода: Х,; Х,; ; Х 1, Х, причем число переполнений за тогг Р при суммировании по последнему столбцу определит ранг (У) числа Лг. требуется получить полиадический код числа Уг1 Ч (Х 1...

Номер патента: 347756

Опубликовано: 01.01.1972

Авторы: Лукь, Шавров

МПК: H03M 7/18

Метки: другую, одной, перевода, системы, счисления, чисел

...остаточцых классов, а подвижный коцтякт 4 (и+1) -го потецциометра 5 - для поиска результатов с помогцью цуль-ицдикатора 6 ца шкале 7.Рассмотрим принцип действия устройства.Пусть в системе остаточных классов с осцовяштямц Р,. Р, Рзадацо число А = (ат, аз аи).Обозначены через В В В - орт цальцые базисы системы Вт = (1, О 0), Вз = (О, 1 0) В= (0,0 1).иТогда, как известно, А = ХаВ (тоИ Р),1=1347756 3 П р ед м ет изобретения Составитель С. Белан Редактор И. Грузова Техред Т. Ускова Корректоры: Л. Корогод и А. НиколаеваЗаказ 285913 Изд,1229 Тираж 405 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж, Раугпская наб., д. 4;5 Типогоайня, пр. Сапунова, 2 Для введения числа А в полусегмент (О, Р) шкала 7...

Номер патента: 402867

Опубликовано: 01.01.1973

Авторы: Акушский, Евстигнеев

МПК: H03M 7/18, H03M 7/22

Метки: дешифратор, классов, кодов, остаточных, системе

...1=1рых прошита через и+И=4 строки, соответствующие различным группам 5 - 8.В качестве входной матрицы связи взятаквазидиагональная матрица 1 о порядкаЯ= 19, в которой единицы заменены знаком402867 В качестве выходной матрицы связй возьмем транспонированную матрицу кода СОК порядка ЯХ 3=19 Х 12 с унитарным кодированием вычетов;5 10 25 Матрица связи дешифратора будет иметь вид: Р=1 д Ит "1 на основе которой и выполняется изображенная на чертеже схема прошивки трансформаторной матрицы. П редм ет изобретения Дешифратор кодов в системе остаточныхклассов, содержащий трансформаторную матрицу, отличающийся тем, что, с целью упрощения устройства- и повышения его надежности, входные шины, соответствующие каждому из и рабочих и- А контрольных...

Номер патента: 407301

Опубликовано: 01.01.1973

Автор: Авторы

МПК: H03M 7/18

Метки: кодов, остаточной, полиадическую, системы, счисления

...состояний полных дешифраторов выборки в десятичные номера строк (столбцов) базового квадрата 55модульной арифметическои таблицы. Однонвременно осуществляется свертка и соответствующая перекоммутация кодовых выходов 86 и 83 управления ключами 102 номеров групп базовых квадратов.боУчет входного межканального переносаоЬг:г -- г выполняется введением коррекции2результата модульного сложения, для чего число, например, столбцов принятого базо407301 7 55 60 вого квадрата увеличивается на максимальную величину Л; ь Тогда при выборе по операндным кодам столбца и строки базового квадрата можно произвести одновременное изменение номера столбца на +Л;и в силу свойств модульной таблицы сложения получить тождественное приращение результата.Входы 92,...

Номер патента: 365701

Опубликовано: 01.01.1973

Авторы: Акушский, Амербаев, Кокорин, Седов, Юдицкий

МПК: H03M 7/18

Метки: iтйё, всесоюзная

...двоичный код ранга входного числа); схему 11 анализа содержимого старших разрядов результата, предназначенную для выработки признаков зака и переполнения входного числа; выходной регистр 12 для временного запоминания преобразованного числа.Устройство работает следующим образом.Код числа 1, для которого необходимо выработать позиционные признаки, по входным шинам принимается на входной регистр 1. Выходные сигналы входного регистра подаются на входы блока 2 хранения констант. Адресом для обращения в соответствующую таблицу констант служит двоичный код остатка, записанный на входном регистре по соответствуюЗаказ 1043 Изд Ьго 1105 Тираж 547 ПЦНИИПИ Комитета по делам изобретений и открытий при Совете МинистрМосква, Ж, Раушская наб., д....

Номер патента: 368597

Опубликовано: 01.01.1973

Авторы: Акушский, Нзин

МПК: H03M 7/18

Метки: вычислительное, специализированное

...дешифраторов 8 и 9 ы 10 сравнения и выходного льтата (управляющие цепи и кодов на фиг. 2 не показары 8 и 4 реализуют шкалу А а: каждому значению помет- А дешифратор 8 ставит в содинату Х, а дешифратор 4 - (см фиг. 3). Подобным же обторы б и б реализуют шкалу нда. Дешифраторы 8 и 9 реа 3 368597лизуют ответную шкалу С, причем дешифратор 8 восстанавливает значение у; по значению координаты Х, точки алежащей на разрешающей прямой, а дешифратор 9 - по значению координаты Увосстанавливает значение Х";.Схема 10 сравнения представляет собой группу вентилей и слуящт для того, чтобы пропускать соответствующую кодовую комбинацию в момент совпадения значений у; и у"; на регистр 11 результата.Решающий блок (фиг. 2) работает следующим образом....

Номер патента: 374595

Опубликовано: 01.01.1973

Автор: Черв

МПК: H03M 7/18

Метки: всесоюзнля, патентко-икьл-ha

...произведения АСг по модулю 7.Схема, выполненная на сердечниках 24 собмотками записи 25 и считывания 26, является разрядным преобразователем, предназначенным для умножения разрядов А, сотен исходного десятичного числа на константу С,где 0 ( А; ( 9, а С = 2 для модуля 7, а также для коррекции полученного произведенияАС по модулю 7.Шины 27 предназначены для подачи сигналов начальной установки сердечников, а шины28 и 29 - для подачи сигналов считывания,Число Х, подлежащее преобразованию, в десятичном коде подается на входные регистры 1.При считывании информации разряды десятичного числа поступают на разрядные преобразователи 2, 3 и 4, где происходит умножение каждого разряда А; на коэффициенты Си полученные произведения...

Номер патента: 374596

Опубликовано: 01.01.1973

Автор: Черв

МПК: H03M 7/18

Метки: «реобразователь, двоичного, кода

...выходы которой связаны с входами выходного сумматора и корректирующего матричного сумматора, вход которого подключен через матрнчнуто схему умножения старшего разряда к выходу последнего старшего разряда входного регистра, выход младшего разряда которого соединен с входом выходного сумматора.Это позволяет упростить схему устройства.Устройство использует следующий принцип работы.Любое (К+ 1) - значное двоичное число может быть представлено в видеХ = А,2 ф+Ат т 2 ф+ +А,2+А,2. 2Иначе можно записатьХ=А 2+А 2 т )2+А,т 2)2+., +А,)2.1(А 22+А 2) 2= - хуфпод Р,);Р(Яод Р,)+ Ав)-" =:Ла - т(птод Р 22(Я,(тпОа Р)+ А) 2 = - Х,(нтО 2;1 Рф А (птойР)+А Х (п 2 одР) е (пто 23 Р), т. е. значение числа Х в системе остаточных т 5 классов по п 2 од Р 2...

Номер патента: 377766

Опубликовано: 01.01.1973

Авторы: Акушский, Амербаев, Кокорин, Седов

МПК: H03M 7/18

Метки: позиционных, формирования

...регистра 1 подаются на входы запоминающих устройств 4, Адресом для обращения в таблицу констант служит двоичный код остатков, записанный на входном регистре по соответствующему основанию. Двоичные коды констант с выходов блока 2 хранения констант для преобразования кода поступают на входы сумматоров б и 7, а двоичные коды с выходов блока 3 хранения констант сдвига поступают на входы регистра 5 для временного запоминания сдвинутого числа А. В процессе работы устройства содержимое регистра 5 сдвига записывается на входной регистр 1, С выходов сумматоров б и 7 сигналы суммы и переноса поступают на входы сумматоров 8 и 9.С выходов сумматора 9 сигналы поступают на вход сумматора 10 старших разрядов для получения промежуточной суммы...

Номер патента: 377767

Опубликовано: 01.01.1973

Автор: Черв

МПК: H03M 7/18

Метки: преобразования, чисел

...деления на все модулигде г:о С, определяется выражением (2).Разряды числа Х в системе остаточных классов образуются путем суммирования значений А; и С; по выбранным модулям, т. е.а =(АСг) гпос 1 Р, (5)г:оЕсли в выражении (4) количество разрядов числа Х больше, чем количество разрядов выбранного модуля, то для этого числа преобразование можно повторить.При переводе десятичного числа Х в систему остаточных классов это число вначале преобразуется в другое десятичное число Хь которое сравнимо с исходным, но имеет количество разрядов меньше, а затем число Х, переводится в СОК,Пусть, например, необходимо перевести десятичное число Х=2556854 в СОК по гпос 1 7.Коэффициенты С; по гпос 1 7 соответственно равны С,=1,Св С,С, С, - 10: (тос 1 7) -...

Номер патента: 1200432

Опубликовано: 23.12.1985

Авторы: Кора, Лукоянов, Музыченко, Ростовский

МПК: H03M 7/18

Метки: классов, код, кода, остаточных, позиционный, системы, числа

...дополнительные коды по основаниям Р 1 =3, Р 2=5, Рз =7 кратн оста ьн оснований, шифратор 12 в код произведения оснований и дешифратор 13 25 .первый вход которого подключен к тактовому входу сумматора 7 и тактовому входу 14 преобразователя, а другие входы соединены с выходами сумматоров 1-3, вторые входы которых подключены к выходам соответствующих шифраторов 9-11, входы которых соединены с соответствующими выходами, дешифратора 13 и соответствующими. входами шифратора 12, выходы которого подключены по входам разрядов сум 35 матора 7, последний выход дешифратора 13 является выходом 15 признака окончания работы преобразователя, информационные входы 16 по основанию40 Р=11 соединены с входами соответствующих разрядов сумматора 7,...

Номер патента: 1206961

Опубликовано: 23.01.1986

Авторы: Лукоянов, Мартьянов, Музыченко

МПК: H03M 7/18

Метки: классов, код, кода, остаточных, позиционный, системы, числа

...является повышение быстродействия.На чертеже представлена структурная схема преобразователя кода числа из системы остаточных классов с , основаниями р, = 3, Рг 5, Р 7 р 11 в позиционный код двоичный).Преобразователь кода числа из системы остаточных классов в позиционный код содержит модульные сумматоры 1 - 3, позиционный сумматор.4, элементы И 5 - 8, информационные входы 9 - 12 по соответствуощим основаниям, информационные выходы 13, тактовый вход 14, выход 15 признака окончания рабочы, вход 16 признака начала работы. Сумматор 1 содержит счетные триггеры 17 и 18, элементы ИЛИ 19 и 20 и элемент 2 И-ИЛИ/2 И-ИЛИНЕ 21. Сумматор 2 содержит счетныетриггеры 22 - 24, элементы ИЛИ 25 - 27 и элемент ЗИ-ИЛИ/ЗИ-ИЛИ-НЕ 28. Сумматор 3...

Номер патента: 1206962

Опубликовано: 23.01.1986

Авторы: Брезгунов, Долгов, Краснобаев

МПК: H03M 7/18

Метки: информации, классов, коррекции, остаточных, ошибок, представленной, системе

...состояние, на выходах 22 которых появятся единичные сигналы, В случае появления на входе 20 сигнала "0" тактовые импульсы не будут проходить через элементы И 15, в результате чего на одном из выходов 22 сигнал "1" будет отсутствовать, Подачей на вход 21 сигнала "1" все элементы блока 6 управления устанавливаются в нулевое. состояние.Сигналы коммутации с блока 6 управления поступают на дешиФраторкоторый в случае поступления на его входы более одного сигнала "0"выдает сигнал "Ошибка" по выходу 14,1206962 Таблица 2 Числа А Число А в СОК в позици 5 . Оннои си стеме Р, = 3 Р = 5 э счисления 01 О 00 000 000 0 1 001 001 010 010 011 011 100 100 000 101 001 110 1 0 0 0 15 4 0 1 1 0 0 0 7208 1 0 011 001 100 010 000 011 001 100 010 10 011 110...

Номер патента: 1228290

Опубликовано: 30.04.1986

Авторы: Баранов, Смичкус

МПК: H03M 7/18

Метки: классов, код, кода, остаточных, позиционный, системы

...1 С ка а, а на выходе вычитателя 7 Формируется последовательный двоичный код разности остатков а - а которьй, начиная с младшего разряда, поступаег на информационный вход формирователя 8 дополнительного кода.Формирователь 8 дополнительного кода преобразует дополнительный код разности остатков а " а, в прямой код, если на его управляющий вход поступает сигнал логической единицы с нулевого выхода триггера 14 в случае а с а , или пропускает без изменения прямой код разности остатков да2 1 когда триггер 14 находится в единич ном состоянии в случае 22 а,. Таким образом, на выходе Формирователя Я дополнительного кода Формируется поя 90 бмой код абсолютной величины разности остатков а-а который через элемент 16 И поступает, начиная с...

Номер патента: 1236617

Опубликовано: 07.06.1986

Авторы: Сагдеев, Швецов

МПК: H03M 7/18

Метки: классов, код, кода, остаточных, позиционный, системы

...появится импульс положительной полярности, который, пройдя через элемент ИЛИ 10, вызовет появление на выходе одновибратора 7 нуле" 40 вого импульса с требуемой длительностью, Этот импульс запретит прохождение тактового импульса через элемент И 6. Импульс с выхода дифференцирующего элемента 9,1 разрешит также запись в регистры 11,1 11.п+кода константы 1 Р,Рг 1 р , а в РегистР 11 пкода Р Р 2 В тоже время с появлением логической "1" на прямом выходе триггера 2.1 изменит свое значение информация на входе дешифратора 8, на выходе которого появится код, который скоммутирует второй вход коммутатора 14 на его выход, т.е. подает на первые входы всех умножителей13.1 -1 З.пкод РПроцесс нахождения коэффициентов аая ОПС протекает аналогично 3гистров...

Номер патента: 1238244

Опубликовано: 15.06.1986

Авторы: Сагдеев, Хлевной, Швецов

МПК: H03M 7/18

Метки: двоичный, код, кода, модулярного

...заканчивается, на шине 16 будет двоичный код числа А.При необходимости оперативной смены оснований модулярного кода в процессе работы устройства на шину 15 управления подается код, определяющийномер нужной системы оснований, а на входные шины - коды вычетов, соответствующие данной системе оснований. Объем памяти блока хранения константопределяется какЯ=БКп+2)ш+С,где Б - количество используемых систем оснований;и - число оснований;гщ;Ра=3.од макс1- число двоичныхразрядов, необходимых для записи В Р, Р;. с = Ход п 1 - число двоичных разрядов,определяемых числом оснований и,Преобразователь модулярного кода в двоичный код, содержащий блок хракения констант, счетчик, накапливающий сумматор, элемент И и ВБ-триггер, Б-вход которого...

Номер патента: 1244797

Опубликовано: 15.07.1986

Авторы: Сагдеев, Хлевной

МПК: H03M 7/18

Метки: вычисления, кода, модулярного, позиционных, характеристик

...орВ . Кр,й00100,одноразрядных сумматоров.Выходы двоичного сумматора 12 под 00010ключены к входам дешифратора 13, представляющего собой набор элементов И,к00001число которых равно 2 , где К=1 о Р,. Дешифратор 13 осущестО, вляет йреобразование двоичного кодаауммы в унитарный, его выходы подключены к входам шифратора , пред.ставляет набор элементов ИЛИ и длясистемы оснований 2 3 5 71 стро-,1 стРо . ИЛИ, число которых равно К . Выходнаяится в соответствии с табл. 4. 5 величина шифратора 14 равнаТаблица 4Вторые выходы 10дульного суммат2 ыход шифратора го .Выходы дешифратора 13 подключенытакже к входам элемента ИЛИ 15, накоторых может появится код, превышаающий по величине Р1 фУстройство для вычисления позиционных характеристик модулярного...

Номер патента: 1259495

Опубликовано: 23.09.1986

Авторы: Полушковский, Шамардинов

МПК: H03M 7/18

Метки: другую, классов, одной, оснований, остаточных, преобразования, системы, числа

...3.1, 3,2, 3.3 умножения второй группы выполняют соответственноумножение на константы ,по модулю Р ,Блок 7 умножения выполняет умно 1 О жение на константу - Р по модулю Р,Сумматоры 4-6 по модулю реализованы с помощью матриц элементов И.Сумматор 4 выполняет суммирование помодулю Р, сумматоры 5 и 6 выполняютсуммирование по модулю РУстройство для преобразованиячисла из одной системы оснований остаточных классов в другую работаетследующим образом.2 О С входов 1.,1-1.4 устройства числопоступает на блоки 2,1-2.4 умноженияна константу по модулю, где умножается на соответствующие константы.Полученные значения суммируются на25 сумматоре 4 по модулю, на выходе которого получаем ранг числа. Одновременно с входов .1-1.3 число поступает на блоки...

Номер патента: 1266009

Опубликовано: 23.10.1986

Автор: Коляда

МПК: H03M 7/18

Метки: интегральных, кода, модулярного, формирования, характеристик

...на выходе блока 20 формирования числа переполнений, являющемся вторым выхсдом блока Зл, формируется число р; переполнений, прошедших в ходе проведенного суммирования.Величина г 1, представляющая собойвторую цифру полиадического кода числа А, с первого выхода блока 3.1 передается в регистр 8.2, а величинарн и т 1, с второго вы хода блока 3. -и первого блока Зл поступают соответственно на первый и второй входы сумматора 4.1 - 2 (с= 3, 4 к), на первом выходе которого формируется оценка а;= = - 1 р - 1+ ,"ш;, на втором выходе - признак8= ь;б;, где со;= 1 при наличии переполнения при суммировании; о;= 0 при отсутствии переполнения; б; - признак, формируемый на третьем выходе суматоров 4.24 к - 3; о,=- 1 в случае, если сумма раьна вычету ш -...

Номер патента: 1267624

Опубликовано: 30.10.1986

Авторы: Иванов, Кухарский, Швецов

МПК: H03M 7/18

Метки: двоичного, код, кода, модулярный

...3 и комбинационного сумматора 5 получаем код числа. К " номер первой единичной разряднойцифры, поступающей на входы регистра 7 и блока 8 памяти. С выхода последнего код числапоступает на5 информационный вход сумматора 4,По первому тактовому импульсукод числа к суммируется с нулевымсодержимым сумматора 4. Код числа Кзаписывается в регистры б и 7, Новое10 состояние управляющего входа мультиплексора 2 подключает выходы К++1) к первому и следующим за нимвходам шифратора 3, На выходе шифратора 3 получаем смещенный на К ад 15 рес очередной второй) единичнойразрядной цифры а; преобразуемогочисла,На выходе комбинационного сумматора 5 формируется истинный адресвторой очередной) единичной разрядной цифры и на выходе блока 8 памяти появляется...

Номер патента: 1267625

Опубликовано: 30.10.1986

Авторы: Зурхаев, Исаева, Исмаилов, Кокаев

МПК: H03M 7/18

Метки: классов, код, остаточных, позиционный, преобразования, системы, числа

...кода н позиционный код, умножитель 3 на константу, позиционный сумматор 4, сумматор 5 по модулю.Преобразователь 1 работает.постаршему модулю Р СОК. Он реализонан в виде блока памяти, имеюшего,например, для СОК с модулями Р, =2,Р=7, Р =13 следующую кодировку,представленную в таблице. О О О О О О О О О О 1 1 1 1 О О О 1 О О 1 О1 О 1 1 1 1 .О 1 О 1 О О О 1 О О 1 1 О 1 1 1 О О О ,1 ) О О О 1 1 1 О О О 1 О 1 1 О О О 1 О О 1 О 1 О 1 О 1 О 1 О О О 1 1 О О О 1 1 1,О О 1 О О 1 О 1 О 1 О О О О 11О 1 О О О О 40 45 50 55 Младшие разряды (М М,К)числа А(юсК), представленные в СОК по модулям РфРфР фпоступают на входь преобразователвй1 и 2. С выхода преобразователя 1полученный результат поступает навход сумматора 5, где складывается с остатком М ц ....

Номер патента: 1269271

Опубликовано: 07.11.1986

Авторы: Иванченко, Прокопьев

МПК: H03M 7/18

Метки: двоичного, классов, код, кода, остаточных, системы

...и поступают на вход первого слагаемого сумматора 3, на вход второго слагаемого которого поступаетразряд (1 с-п) преобразуемого числа,По окончании переходных процессовна тактовый вход 0,4 поступает сигнал, по которому коммутатор 5 подключает выход сумматора 3 к входамрегистров 6 и 7 и в этом состоянииостается до конца преобразования,на вход 10.6, поступает тактовыйсигнал, по которому результатх= (АА 2 ) 2 гпос 1 Р ++А , гросР с сумматора 3 принимается на регистр 7,В начале второго такта по сигналу, поступающему на вход 10.2 осуществляется сдвиг на один разряд влево содержимого входного регистра 1, Зятем по тактовому сигналу,поступающему на вход 10,3, коммутатор 4 подключает второй информационный вход к блоку 2 умножения. При этом...

Номер патента: 1275779

Опубликовано: 07.12.1986

Авторы: Иванов, Сагдеев, Хлевной

МПК: H03M 7/18

Метки: кода, непозиционного, позиционной, характеристики

...сумматоры 7 и и 8 обнулены, а на входы 1 поступает остаточное представление числа Х. При подаче тактового импульса по входу 14.1 первые два остатка поступают на блоки 2.1 и 2.2 шифрации, в которых происходит преобразование кодов ос,ьлР(х):(Х,)тХР,р- оставшиеся основани)1для диапазона Рпх) - остатки от деленияр , (Х,) и р (Х;), где ь ( 2, и йолучаеиьй редультет черея блоки Э-б элементов ИЛИ поступает на соответствующие входы сумматоров 7 и 8, работающих по модулюи Р соответственно. При поступлении импуль. са по входу 14. 1 Я +1) происходит прибавление кодов на выходах блоков элементов ИЛИ к содержимому сумматоров 7 и 8.При подаче тактовых импульсов по входам 14,2-14 ф - 1) происходитайалогичное преобразование кодов о татков со...