Многоканальный цифроаналоговый преобразователь

(54) МНОГОКА ПРЕОБРАЗОВА (57) Изобре тике и вычи быть исполь образования ЬНЫИ ЦИФРОАНАЛОГОВЬЙ ие относится тома и технике и мож лите овано в устроиствах прецифровой информации в ина РхиРаЬ ФЮ юрфГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(7 1) Опытно-конструк кпо промышленному ро сНаучно-производственного(56) Авторское свидетельствоУ 1029409, кл. Н 03 М 1/бб,Авторское свидетельство СУ 995311, кл, Н 03 М 1/66, 1 аналоговую вмнбгоканальных системахобработки. Цель изобретения - упрощение устройства при сохранении егобыстродействия. Многоканальный цифроаналоговый преобразователь содержитблок 1 управления, блок 2 памяти,одноканальный преобразователь 3 код -напряжение, ключи 4 и элементы 5 ана.логовой памяти по числу преобразуемых каналов входной информации. Блокуправления выполнен на дешифратореб с третьим состоянием по выходу,инверторе 7, счетчике 8 импульсов,шинном формирователе 9 с третьим состоянием на выходе и дешифраторе 1 О,Упрощение устройства достигнуто засчет исключения второго преобразователя код-напряжение и группы ключей МФпо числу каналов преобразования.1 ил, 1431073Изобретение относится к автоматике и вычислительной технике и можетбыть использовано в устройствах преобразования цифровой информации ваналоговую в многоканальных системахобработки,Цель изобретения - упрощениеустройства при сохранении его быстродействия. 10На чертеже представлена функциональная схема устройства,Многоканальный цифроаналоговыйпреобразователь содержит блок 1 управления, блок 2 цифровой памяти, од" 15ноканальный преобразователь 3 коднапряжение, ключи 4 и элементы 5 ана,логовой памяти по числу преобразуемых,"каналов входной информации. Блок 1управления выполнен на буферном 20регистре 6 с тремя состояниями по;выходу, инверторе 7, счетчике 8 импульсов, шинном формирователе 9 стретьим состоянием на выходе и дешифраторе 10. 25МЦАП работает в режимах "Чтение"(" Регенерация" ) и "Запись",В режиме "Чтение" устройство работает следующим образом.Со счетчика 8 через шинный.форми, рователь 9 на шину кода текущего адреса поступает последовательностьадресов, по которым из блока 2 цифровой памяти выбирается очереднойкод преобразователя, поступающийна входы ПКН 3, Одновременно кодыадресов поступают на вход дешифратора10, открывающего ключ 4 соответству. -ющего канала.В этом режиме обеспечивается циклическая регенерация аналоговой информации в блоках 5 аналоговой памяти, причем период регенерации (а значит и тактовая частота на входе счетчика 8) выбирается таким, чтобыгарантировать достоверность аналоговой информации на выходах блоков 5аналоговой памяти. При,этом буферныйрегистр 6 переведен в состояние свысоким выходным сопротивлением,счетчик 8 работает в режиме счета,шинный формирователь 9 работает в реядые повторителя, а блок 2 цифровойпамяти в режиме чтения,В режиме "Запись" устройство работает следующим образом,При поступлении нового кода длязаписи в канал, номер которого подается по шине кода номера канала, сигнал управления Запись" имеет высокий логический уровень, что приводит к остановке счета тактовых импульсов счетчиком 8 с сохранением текущего адреса, шинный формирователь 9 переводится в высокоимпеданное состояние и код номера канала поступает через буферный регистр 6 на адресные входы блока 2 цифровой памяти, который теперь работает в режиме "Запись".Блок 2 цифровой памяти организован таким образом, что в режиме записи входная информация на входах Р -0, записыавется в соответствующие ячейки памяти и одновременно появляется на выходах ч -Ч блока 2 цифровой памяти и далее поступает на вход ПКН 3, В этом режиме информация, поступающая по шине входного кода, записывается в соответствующие ячейки блока 2, адрес которых выставлен на шине текущего адреса и, следовательно, на адресных входах блока 2, Эта же информация одновременно появляется на выходах Ц - Цблока 2 цифровой памяти и далее поступает на преобразование в ПКН 3 и в виде аналогового сигнала поступает с выхода ПКН на информационный вход ключей 4. На вход дешифратора 10 подается адрес, установленный по сигналу "запись", на шине кода текущего адреса. При этом открывается один из ключей 4, номер которого определяет дешифратор 10, подключенный своими входами к управляющим входам упомянутых ключей, Таким образом, аналоговый сигнал с выхода ПКН 3 через ключи 4 записывается в блок 5 аналоговой памяти, Следовательно, новое значение входного кода записывается в соответствующий входному адресу канал без задержки. Таким образом, предлагаемое устройство обладает высоким быстродеиствием.В режиме Чтение" шины входногоекода и кода номера канала могут содержать любую информацию, которая не воспринимается устройством (т,е. устройство может быть подключено к шине микро-ЭВМ, например Электроника).Инвертор 7 обеспечивает управление входами "Запись", "Чтение" блока 2 цифровой памяти по одному сигналу "Запись"Блок 2 цифровой памяти может быть выполнен на ИСМ ОЗУ, например К 155 РУ 2. Блок 3 ПКН собран на одной микросхеме серий К 572, К 594,Составитель Н, КапитановРедактор Н, Киштулинец Техред Л.Сердюкова Корректор Г, Решетник Заказ 5353/57 Тираж 929 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4 з 143 К 1108 и др. Ключи 4 могут быть выполнены на дискретных элементах или ИМС, например К 176 КТ 1, КР 590 КНЗ, КР 590 КН 2, КР 590 КН 6. Блоки 5 аналоговой памяти могут быть выполнены как на дискретных элементах, так и на базе устройства выборки и хранения КР 1100 СК 2, Буферный регистр 6 может быть выполнен на базе любого интегрального многорежимного буферного регистра (МБР), например К 589 ИР 12 с тремя состояниями на выходе, Счетчик 8 (например, К 155 ИЕ 7) для сопряжения с шиной текущего адреса подключается к последней через шинный формирователь 9 типа К 155 ПП 10, который имеет три устойчивых состояния на выходе. формула изобретенияМногоканальный цифроаналоговый преобразователь, содержащий блок управления, информационные входы которого являются входной шиной кода номера канала, а первые выходы соединены с соответствующими адресными входами блока цифровой памяти, выходы которого подключены к соответствующим вхоДам одноканального преобразователя код-напряжение, выход которого соединен с информационными входами ключей, выходы которых подключены .к входам соответствующих элементов 10734аналоговой памяти, выходы которыхявляются соответствующими выходнымишинами, управляющие входы соответст 5вующих ключей подключены к соответствующим вторым выходам блока управления, информационные входы блокацифровой памяти являются шиной входного кода, о т л и ч а ю щ и Й с ятем, что, с целью упрощения присохранений быстродействия, блок управления выполнен на буферном регистре, счетчике импульсов, шинном форми-.рователе, дешифраторе и инверторе,выход которого соединен с входом"Чтение" блока цифровой памяти, авход соединен с управляющими входамишинного формирователя и буферногорегистра, с выходом "Запись" блокацифровой памяти и входом разрешениясчета счетчика импульсов и являетсявходной шиной управления, тактовыйвход счетчика импульсов являетсявходной шиной тактовых импульсов, а2 Б его выходы соединены с соответствующими информационными входами шинногоформирователя, выходы которого обьединены с соответствующими выходамибуферного регистра и соединены с еоЗо ответствующими входами дешифратораи являются первыми выходами блокауправления, выходы дешифратора являются вторыми выходами блока управления,