Преобразователь двоичного кода в код системы остаточных классов

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК А 1 19) 50 4 Н 03 М 7/18 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПОДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ф Ф ььЗОБРЕТЕНИя 1ТЕПЬСТВУ И АНИ ОМУ С ВТ 1 ь 39 тельство СССР М /18, 1984, ельство СССР М 7/18 ь 1986БРАЗОВАТЕЛЬ ДВОИЧНОГО КОДАТЕМЫ ОСТАТОЧНЫХ КЛАССОВретение относится к вычислиехнике и предназначено для(54) ПРЕ ВКОД СИ (57) Изо тельной(56) Авторское свид11 ь 1156058, кл, Н 03Авторское свидет11 ь 1396281, кл. Н 03 согласования с вычислительными машинами, функционирующими в системеостаточных классов, и в технике связи при использовании передачи информации кодами системы остаточных классов. Цель изобретения - сокращениеколичества оборудования, Эта цельдостигается тем, что преобразовательдвоичного кода в код системы остаточных классов, содержащий входной регистр 1, дополнительный регистр 2,коммутатор 3, сумматор 4 и схему 5сравне ния, имеет новую организацию 1 ил.Изобретение относится к вычислительной технике и может быть использовано для согласования с вычислительными устройствами, функционирующими в системе остаточных классов, атакже в технике связи при использовании передачи информации кодами системы остаточных классов.Целью изобретения является,сокращение количества оборудования,На чертеже представлена схема преобразователя двоичного кода в кодсистемы остаточных классов.Преобразователь содержит входной 15регистр 1, дополнительный регистр 2,коммутатор 3, сумматор 4, схему 5сравнения, тактовый вход 6, информационный вход 7, выход 8, вход 9 начальной, установки, вход 10 значениямодуля., и вход 11 дополнительногокода модуля.Работа преобразователя основанана следующих соотношениях;333 -2 25Бк-+ Ак 2 + Ак-Щ Ъх 2 ++А. Б;, = (Б; 2+А;- );Б= (8, 2+ А ) щойр =Хшойр ЗОгде р - значение модуля;Х - значение числа в двоичнойсистеме счисления;А и А; ( = 1 + К) - коэффици"енты в двоичной системе счисОления, А=ш: 1 о р + 1 - количество двоичных разрядов, необходимых 4 Одля .представления р;Б (е = О - К-в+2) - промежуточныеерезультаты.При переводе в каждом такте при 8, - 1р осуществляется вычитание 45 (8; - 1 - р), причем, так как Б,ср то вычитание требуется не более одного раза.умножение на два в двоичной системе счисления эквивалентно сдвигу на один разряд влево, а последующее сложение с одноразрядным двоичным числом эквивалентно подстановке этого числа в младший разряд результата.55Преобразователь работает следующим образом.Поступающий на вход 9 начальной установки преобразователя единичньщ импульс осуществляет запись младших(К-ш+2) разрядов двоичного числа Хво входной регистр 1, а старших (ш)разрядов числа Х - в дополнительныйрегистр 2, причем в п-й (старший)разряд регистра 2 записывается логический "О",Поступление старших (ш) разрядов двоичного числа Х на вход дополнительного регистра 2 обеспечиваетсякоммутатором 3 только в режиме начальной установки.В процессе дальнейшей работы преобразователя коммутатор 3 подключает к входу дополнительного регистра2 выход сумматора 4,Далее на вход 6 преобразователяподается пачка из (К-ш+1) импульсов.В каждом такте ш разрядов с выходарегистра 2 и старший разряд с выхода регистра 1 поступают на второйвход схемы 5 сравнения и на вход второго слагаемого сумматора 4. На схеме 5 сравнения производится сравнение со значением р, поступающим наее первый вход с входа 1 О преобразователя, и, если входное число большеили равно р, то вырабатывается сигнал на выходе схемы 5 сравнения, покоторому в сумматоре 4 входное числоскладывается с дополнительным кодомр, поступающим с входа 11 преобразователя, Если входное число меньшер, то оно проходит на выход сумматора . 4 без изменения,. Младшие ш разрядов суммы с выхода сумматора 4 поступают через коммутатора 3 в регистр 2и на выход 8 преобразователя. Приэтом осуществляется в каждом тактесдвиг на один разряд младших разрядов числа Х во входном регистре 1.По окончании пачки входных тактовых импульсов на входе 6 преобразователя, на выходе коммутатора 3 и, следовательно, на выходе 8 преобразователя присутствует двоичное представление числа Х по модулю р.1Формула изобретенияПреобразователь двоичного кода в код системы остаточных классов, содержащий входной регистр, дополнительный регистр, коммутатор, сумматор и схему сравнения, причем вход начальной установки преобразователя соединен с управляющим входом коммутатора, выход которого является выхо1432784 Составитель А.КлюевТехред И.Верес Корректор В.Бутяга Редактор О.Юрконецкая Заказ 5464/55 Тираж 929 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Хосква, Ж, Раушская наб., д, 4/5Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4 дом преобразователя, входы старшихразрядов информационного входа которого соединены с первым информационным входом коммутатора, тактовыйвход преобразователя соединен с входом разрешения записи дополнительного регистра, входы значения модуляи дополнительного кода модуля преобразователя соединены соответственнос первым входом схемы сравнения ивходом первого слагаемого сумматора;вход рйзрешения которого соединен свыходом схемы сравнения, о т л и -ч а ю щ и й с я тем, что, с цельюсокращения количества оборудования,вход начальной установки преобразователя соединен с установочными входами входного регистра н дополнительного регистра, выходы разрядов которого и выход старшего разряда входного регистра соединены соответственно с входами разрядов второго нходасхемы сравнения и входами разрядоввторого слагаемого сумматора, выходкоторого соединен с вторым информационным входом коммутатора, выход которого соединен с информационнымвходом дополнительного регистра,тактовый вход преобразователя соединенс входом разрешения сдвига входногоРегистра, информационный вход которого соединен с входами младших разрядов информационного входа преобразонатепя.1