Патенты с меткой «двоично»

Номер патента: 144642

Опубликовано: 01.01.1962

Автор: Дащенко

МПК: H03M 7/12

Метки: двоично, двоичного, десятичный, кода, преобразования

...схем совпадения И, передается единица из младшей тетрады в старшую (через схему ИЛИ 9).Во второй тетраде схемы 10 совпадения И осуществляют выполнение операций корректировка кода и сдвиг подобно аналогичным1схемам в первой тетраде при К, ---- . Схемы совладения И 11 и 1210выполняют соответственно операции корректировка кода и сдвиг16ри К =- .Выбор рабочих групп схем совпадения производится триггером 13, который управляет пропусканием синхронизирующих импуль 1сов или через вентиль 14 при К, = - - или через вентиль 1510при К,Импульсы, признака характера преобразуемой, величины посту.пают на раздельные входы триггера 13 и устанавливают его в соответствующее положение,Схемы установки остатка кода и лереноса единицы в старшуютетраду по...

Номер патента: 185574

Опубликовано: 01.01.1966

Автор: Павленко

МПК: H03M 7/12

Метки: двоично, двоичную, десятичной, преобразования, системы, целых, чисел

...десятичного разряда соединен с соответствующим входом 23 следующего младшего десятичного разряда, а выход 24 сдвига нуля - соответственно со входом 25, Ввиду того, что в самый старший десятичный разряд сдвиг десятичных цифр не производится, он не имеет цепи коррекции.После каждого сдвига вправо на один разряд, т. е. после каждого деления на два, на выходах 22 и 24 самого младшего десятичного разряда образуется остаток, являющийся очередной старшей цифрой двоичного числа, Остаток может быть равен единице или нулю.В связи с тем, что при сдвиге двоично-десятичного числа вправо на один разряд в сдвигающем регистре освобождается по крайней мере один самый старший двоичный разряд, в освободившемся разряде может быть помещено число,...

Номер патента: 217708

Опубликовано: 01.01.1968

Авторы: Автоматизации, Миронович, Ушерович, Центральное

МПК: H03M 7/12

Метки: двоично, двоичного, десятичный, кода, комбинационный

...в двоично-десятичный код и двоично-десятичные сумматоры и отличается от известных тем, что в нем выходы первого пятиразрядного каскада логического преобразователя соединены со входами второго и третьего разрядов двоично-десятичного сумматора, а выходы второго пятиразрядного логического преобразователя соединены со входами первого, второго и третьего разрядов двоична-десятичного сумматора, выходы которого соответствуют преобразованному двоично-десятичному коду,Использование потенциальных логических схем позволяет повысить быстродействие и устойчивость работы преобразователя. На вход преобразователя 1 поступают пятьмладших разрядов двоичного кода а а., а 4, а 8 и а а с его выхода снимаются разряды десятков двоично-десятичного кода д 4...

Номер патента: 218527

Опубликовано: 01.01.1968

Автор: Назаров

МПК: H03M 13/51, H03M 7/12

Метки: двоично, двоичного, десятичный, кода, хэмминга

...нее в следующу(о тетраду при сдвиге или при вводе очередногс разряда. Управление работой схем 7, 7 и т. д, 30 производят через элементы И,(111 8, 8 и т. д.Младшая тетрада (или тетрады) .имеют схемуввода поправки 9, 9 и т. д.Величина поправки Р может быть равнаР = 6 (и + к 16+ р 16-++ д 16 ), где и,к, р д удовлетворяют условию:и 10а ( (и+1)10к102.( а с, (к+1)102р10 з а ( (р+1) 10 з д 10+ ( а ( (д+1) 10+,где а - цена младшего разряда,преобразуемой информации,После ввода очередного разряда, добавления поправки и коррекции, производят сдвиг информации на один разряд в сторону старших разрядов. Импульсы сдвига поступают от формирователя 10 импульсов сдвига и выдачи преобразованного кода.Работой преобразователя управляет вентиль 11, на один,...

Номер патента: 302714

Опубликовано: 01.01.1971

Авторы: Лаборатори, Махмудов, Технической, Штурман

МПК: H03M 7/12

Метки: двоично, двоичного, десятичный, дроби, код, кода, правильной

...(такта), элемент Запрет 5 (отрицание импликации), элемент И б, распределитель 7 управляющих импульсов, выполненныц на четырех разрядах В, в качестве которых могут быть использованы любые ца копительные элементы, с шиной 9 управления Принцип работы устройства основан на умножении мантиссы преобразуемого числа (а в дальнейшем - остатка) ца десять (в двоичном выражении - 1010). Умножение выполняется с помощью одноразрядного двоичного 10 сумматора 3 и схемы 4 задержки, осуществляющец сдвиг кода ца два разряда. Преобразованные двоцчцо-десятичные разряды снимаются с выхода элемента И 6, а возвращение преобразуемого кода в регистр 1 через 15 регистр 2 осуществляется с помощью элемента Запрет 5.Такое построение схемы позволяет использовать...

Номер патента: 318158

Опубликовано: 01.01.1971

Авторы: Голомо, Завод, Парамонов, Степанов

МПК: H03M 7/04

Метки: двоично, двоичного, десятично-шестидесятиричный, код, кода, преобразования

...импульсов, выход которого подсоединен ко входному двон пюму счетчику, а выход генератора - ко входу распределителя импульссв.Это повышает точность преобразования.На чертеже дана блок-схема устройства. Оно содержит двоичный счетчик 1, раоотающий в на 1 правлении сложения, импульсов,генератор счетных импульсов 2, двоично-,дссятичпо-шестидесятиричный счстчпк 3, а 5 также последовательно - параллельное сума мируощее устройство, состоящее пз двоич-,ного счетчика 4 и распределителя нмпуль-: сов 5. Выход генератора 2 подключен на вход,раопредетителя импульсов б, выходы которо 10 го под 1 соединепы на счетные входы счетчп-,ка 4. Выход последнето подсоединен ко входу счетчика 1, выход которого подсоединен ко входу сбороса генератора,...

Номер патента: 394947

Опубликовано: 01.01.1973

Авторы: Ордена, Телемеханики

МПК: H04B 3/04

Метки: адаптивной, гармонического, двоично, канала, корректора, настройки

...связан с первым входом первого блока мо. дуля 5 и через ицвертор б - со вторым входом этого блока. Выход блока модуля 5 соединен с первым входом сумматора-инвертора 7, на второй вход которого подано отрицательное напряжение К эквивалентное уровню входного сигнала, Выход сумматора-инвертора 7 через ццвертор 8 непосредственно связан со входами второго блока модуля 9, выход которого соединен со входами всех интеграторов 10 управления аттешоаторами 3. Выход интегратора 10 связан с управляех)ы) входом аттенюатора 3 в соответству)ошей отводе корректора.В узле настройки управляемого аттенюатора соответствующий отвод корректора связан со входом сумматора-ицвертора П и со входом пассивного сумматора 12, на вторые входы которых подается выход...

Номер патента: 395831

Опубликовано: 01.01.1973

МПК: H03M 7/12

Метки: двоично, двоичной, десятичную, дроби, правильной

...методсдвига и коррекции, заключающийся в том,395831 Редактор А. Морозова Составитель В, Игнатушенко Корректор М, Лейзерман Заказ 3603/16 Изд.961 Тираж 647 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб., д. 4/5Типография, пр. Сапунова, 2 что исходное двоичное число посл довательно делится на два, т. е. сдвигается на один разряд (в сторону млачших разрядов).В результате, двоичныс разряды, начиная с младшего, из регистра 3 поступают на место старшего двоичного разряда десятичного числа. Например, сели младший разряд ан есть нуль, то в старшей тетраде появится комбинация 0000, а если ан= 1, то комбинация - 1000, а после коррекции (вычитания тройки) получается...

Номер патента: 368633

Опубликовано: 01.01.1973

Авторы: Крылов, Миницкий

МПК: H03M 1/26

Метки: бесконтактный, вала, двоично, десятичный, код, поворота, угла

...разряда 29, магнитная головка которого расположена в одном из держателей магнитных толовок первой декады. Диск 29 связан со входным валом аовышающей передачей 4: 1, которая состоит из зубчатого колеса 30 и блока зубчатых колес 31. На корпусе четвертой декады установлена выходная колодка 33 с диодными схемами (ИЛИ). Снаружи преобразователь закрыт зашитным кожухом 34,Каждая магнитная головка преобразователя построена по принцяпу трансформаторного съема сигнала. Она представляет собой ферритовый тороидальный сердечник с зазором (см. разрез по Б - Б фит. 1), На сердечнике имеются обмотка опроса и обмотка съема, При подаче импульса тока в обмотку опроса на ней в случае отсутствия зубца диска в зазоре сердеччика съема возникает...

Номер патента: 437067

Опубликовано: 25.07.1974

Автор: Долинская

МПК: G06F 5/02

Метки: двоично, двоичного, кодированное, остаточное, побайтный, представление

...трансформаторов через импульсные диоды 8 интегральных сборок связаны с началом кодовых проводов расшифровки мест в ПКЛ 9, концы которых через интегральные ключевые схемы 11 подключены к общей земляной шине.Цепь 19 служит для подачи управляющего сигнала ( - ) на вход дешифратора 1, Ко входам 20 подаются на вход преобразователя восемь разрядов байта; шины 21 являются выходами преобразователя, которые связаны с входными регистрами сумматоров АУ в СОК (на фиг, 1 л 2 не показаны).Результаты побайтного преобразования по модулю можно задать в виде таблицы остаточного сложения, где в качестве входных 5 1 О 15 го 25 зо 35 4 О 45 ьо 55 60 65 операндов взяты остаточные представления значений четырех младших10 - :15, и четырех старших разрядов 16(0...

Номер патента: 517031

Опубликовано: 05.06.1976

Авторы: Бендиков, Кириенко, Родионов

МПК: G06K 15/18

Метки: визуальной, двоично, десятичного, импульсов, индикации, состояния, счетчика

...на индикаторе наступает тогда, коее да разность потенциалов анода и соответ-ствующего этой цифре кажода больше потенциала зажигания индикатора, Напряжение опроса декад и иапряженне зажиганияьиндикаторов действуют синфаано и синхронно. Тахим образом, в качестве напряжения, поочередно оцрашиваюцеего счетные декады и одновременно зажигаеощего еендикаторы, используется напряжение В -,фазной 4сети. Это позволяет упростить устройствои повысить его надежность.ЬФормула изобретения,Устройство для визуальееой индикации соб стояния двоично-десятичного счетчика импульсов, содержащее дешифратор, ко входам,которого подключены выходы блока траизисторньех ключей, на входы которых через,це оццые елементь ИЛИ поцацы сигналы16 с вьеходовтриггеров...

Номер патента: 521565

Опубликовано: 15.07.1976

Автор: Синаев

МПК: G06F 5/02

Метки: двоично, двоичного, десятичный, кода, преобразования

...а выходы соединены со- его сброса записывается "единица" в делиответственно со вторыми входами первого, тель 2 следующей декады,, и второго элементов "ИЛИ".16Таким образом, после прихода последнеНа чертеже представлена схема однойГо импульса сдвига в декадных счетчиках. декады описываемого устройства, рказывается записанным преобразованное чисОна содержит первый элемент "ИЛИ" 1 ло в двоично-десятичном коде,делитель 2 на два, второй элемент "ИЛИ" 3,делитель 4 на пять, первый элемент "И" 5, и . Описываемое устройство при небольших,второй элемент "И" 6, первый Д-триггер 7 аппаратурных эатратахпозволяет осущести второй Д триггер 8. влять преобразование двоичного кода в двоПеред началом работы все триггеры на- йчно-десятичный с...

Номер патента: 526885

Опубликовано: 30.08.1976

Автор: Штурман

МПК: G06F 5/02

Метки: двоично, двоично-десятичных, двоичной, двоичные, десятичную, дроби, дробь, правильной, целых, чисел

...переключения схемы.Операция сдвига реализуется за счет увеличения на один такт периода обращения управляющего импульса в линии 3. Это происходит в каждом цикле, когда по шине 16 (на элемент И 11) поступает управляющий импульс, Задержка на один такт этого импульса осуществляется при помощи элемента 7, который со сдвигом вновь вводит его в линию 3. Одновременно импульс с выхода элемента 7, пройдя через коммутатор 5, на элементе 10 в каждом цикле преобразования опрашивает двоичную дробь, циркулирующую в линии 2, на наличие единицы в младшем разряде. Если таковая имеется, то она через элемент 10 поступает на линию задержки 1 в качестве старшего разряда преобразуемой двоично-десятичной дроби.Необходимость коррекции определяется с помощью...

Номер патента: 547763

Опубликовано: 25.02.1977

Авторы: Берштейн, Гузик, Костина, Лисуненко

МПК: G06F 5/02

Метки: двоично, двоичного, десятичный, кода, преобразования

...соединен со входом последовательногосумматора 10, выход которого соединен совходами элементов И 11, 12, и 13 . Выходы элементов И 11 и 12 через элементИЛИ 14 соединены со входом регистра 15произведения, выход которого через элемент7 задержки соединен с другим входом последовательного сумматора 10 и со входомэлемента И 9. Входы блока 2 порядков икорректирующих коэффициентов и регистра4 множимого соединены с шинами вводапорядков и мантиссы двоичного кода соответственно. Выход схемы И 13 соединен сшиной вывода двоично-десятичного кода мантиссы.В блоке 2 порядков и корректирующихкоэффициентов выбираются двоично-десятичный порядок числа, который поступает навходную шину, и корректирующий коэффициент,который вносится в регистр 5 множителя. 5В...

Номер патента: 577524

Опубликовано: 25.10.1977

Авторы: Розов, Чеклин

МПК: G06F 5/02

Метки: двоично, двоичного, десятичный, код, кода, смешанных, чисел

...лля автономного функционированияпреобразователя, и пересылает их в блок 2формирования сигналов. Сигнал с выходаблока 2 переводит переключатель эквивалентов 3 на считывание из запоминающего блока 4 соответствуюцего эквивалента десятичных чисел (в начале преобразования -старшего, то есть при И=1), двоичный параллельный код которого йоступает на входсумматора-вычитателя 5 и служит при на -хождении данной тетрады делителем. Одновременно на другой вход сумматоравычита 10теля 5 в первом такте - преобразования подается через сдвигатель 6, управляемый блоком 2, двоичный параллельный код входнойинформации, который берется делимым (вдальнейшем,1 делимым является предыдушийостаток). Блок 2 разрешает в первом тактепреобразования вычитание...

Номер патента: 581471

Опубликовано: 25.11.1977

Авторы: Журавлев, Сафронов, Токаревский

МПК: G06F 11/08

Метки: блоками, вычислительной, двоично, десятичном, информации, коде, между, передачи, цифровой

...сообщения со входов 10 записывается в ячейку памяти 1, по концу тактового импульса в младший разряд регистра 3 записывается сформированная на выходах сумматора 2 сумма содержимого регистра1 и старшего разряда регистра 3, одновременно осуществляется сдвиг всегосодержимого регистра 3 на один двоично-десятичный разряд в сторону старших разрядов.По следующему тактовому импульсуописанные операции повторяются.Поскольку контролируются все знакисообщения, в том числе, и служебныетипа Пробел, Запятая и т,д.,последние кодируются при приеме десятичными цифрами с учетом максимальновозможного кодового расстояния.Количество двоично-десятичных разрядов регистра 3 определяется общей 55длиной передаваемого сообщения, требуемой достоверностью приема...

Номер патента: 599263

Опубликовано: 25.03.1978

Авторы: Горбань, Коржов, Степанов, Утиркин

МПК: G06F 5/02

Метки: двоично, двоичного, десятичношестидесятиричный, код, кода, преобразования

...и при а;: 1. В остальных случаях при э; : 1 ко входному числу добавляется 6. При а0 поступающее на сумматор число проходит через сумматор без изменений.Рассмотрим работу устройства при входном двоичном коде 11111. В этом случае со всех выходов регистра на устройство поступают единицы, причем на сумматор 1 поступают числа 01 и 11. Старшге два разряда числа с выходов сумматора 1 поступают на сумматор 2, на который подключен также выход третьего разряда регистра. Младший разряд суммы с выхода сумматора 1, а также первый и второй разряды регистра подключены на дешифратор 8. Таким образом, с выхода 1 каскада ( см. чертеж) пОступает код 100 1110/01 1000+ + 11 0110 - 180 + 360 . Полученный код сдвигается на один разряд вправо (делится на 2),...

Номер патента: 612240

Опубликовано: 25.06.1978

Автор: Перелыгин

МПК: G06F 5/02

Метки: двоично, двоичного, десятичный, кода, целой, части

...поступающему на счетные входы триггеров 1316 р яа единичном выходе триггера 13 установятся уровеньр соответствующий уровню входной инФормацион ,ной шины, яа единичном выходе триггера 14 установится уровень, определяемый элементами И НЕ 1 р 5 р 6 р 11 р на единичном выходе триггера 15 уста- РовитсЯ УРовеньр опРеделЯемый элемен тами И-НЕ 2,7,8,11, яа единичном выХоде .триггера 16 установится уровень, определяемый элементами И-НЕ 3,9,10,Подобяьщ образом может быть построен преобразователь двоично-десятичного кода в двоичный, На Фиг. 2 приведена схема тетрады. Принятые Обозначения: элементы И-НЕ 1-12, триггеры13-1 бобразующие тетраду, коТорая работает следующим образом. Если на входе установлен разрешающий уровень, 5 то в тетраде по...

Номер патента: 620975

Опубликовано: 25.08.1978

Авторы: Баранова, Гольтман, Клинов

МПК: G06F 5/02

Метки: двоично, двоичного, десятичный, кода, реверсивный

...кода.Исходное состояние тактового распределителя 5 - шестой такт, а разрядного распределителя 6 - состояние 10 . Тактовый распределитель 5 по второму выходу блока 9 управления устанавливает счетчик 8 цифр в состояние "О", а в регистр 1 вводится двоичный код преобразуемого числа (на чертеже устройство нвода не показано).В первом такте тактов ог о распределителя 5 по второму входу управлениявключается шифратор 2 иа выдачу удвоенного эквивалента (-2 10) в обратномкоде на второй вход сумматора 3, Всумматоре обратный код преобрв зуетсяо дополнительный благодаря единице"нв входе управления.Если разность ( ) -210 ) 10,Кгде Н - преобразуемый двоичный код,то с выхода переполнения сумматора 3через первый выход блока 9 управленияв...

Номер патента: 630627

Опубликовано: 30.10.1978

Авторы: Озеров, Романова

МПК: G06F 5/02

Метки: двоично, двоичных, десятиразрядных, десятичные, чисел

...шого кода,На чертеже представлена блох-схе:,апреобразователя двоичных лесятиразрялных чисел в лвоично-десятичные,Она содержит триггер 1, элементы 11 2, Л, схему 4 сравнения, двоичный б и лвои Но- десятичный б счетчики, анализатор 7 двоичного кода, шину 8 установки режима и входную шину 9, информационные входы 10 преобразователя.В начале цикла преобразования установочный импульс (УИ) обнуляет счет:яки и устанавливает триггер 1 в состояние, при котором элемент И 2 открыт. Через этот элемент счетные импульсы (СИ, 11 оступают на вход двоичного счетчика б, Гока его когл не станет равньв Вхолному ;.Своичному числу. В этот момент схемасравне 11 ия выдает сигнал, устанавлизающий триггер 1 в исходное состояне, после чего элемент И 2 закрывается...

Номер патента: 640219

Опубликовано: 30.12.1978

Авторы: Котов, Кулаковский, Липатов

МПК: G01S 7/28

Метки: двоично, квантованных, обнаружитель, пачки, сигналов

...подключен одлн из выходов блока 18 управления, другие выходы которото подключены к управляющим входам контрольного счетчика 1 б, другой вход последнего соединен с входном 2 регистра 1 сдвига на У, разрядов, выходы контрольного счетчика 1 б,подключены к другим соответствующим входам блока 17 переключений, на тактовые входы блока 18 управления и первого,и,второго элементов И 4, 7 второго формирователя 13 сигналов сложения и;вычитания поданы, третьи тактовые импульсы 20. Выход 21 является выходом обнарушителя.Обнаружитель работает следующим образом,На вход поступает гдетерминированный поток прямоугольных импульсов 5(К), где К - номер интервала длительностью Т, иа выходе регистра 1 присутствует, поток задержанных,на У, тактов...

Номер патента: 641441

Опубликовано: 05.01.1979

Автор: Авдеев

МПК: G06F 5/00

Метки: двоично, двоичного, десятичный, кода, преобразования

...соединен со входом элемента. ИЛИ 9 с несом - 8 младшей тетрады.Вторая тетрада1 О б1+ 12+14+О 8 будет представлена нулем на выходах эле. ментов ИЛИ с весом в 8 1 и единицей на выходах элементов ИЛИ с весом - 2 - 4, образуя код 0110, т.е, этот же выход 8 элемента И 6 будет соединен также со вхо. дами элементов ИЛИ с весами - 24 второй тетралы и т, д.Таким образом, иа выходах пяти тетрадформируется эквивалентный двоичному раз ряду двоично-десятичный код. Выходы Оэлементов ИЛИ 9 соответственно соединены с первыми входами элементов И 1 второй группы. На вторые входы элементов И 1 подаются импульсы с весом - 4 - 2 - 1. с соответствующих разрядов делителя 7 и импульс с весом 8 с выхода элемента И 2 тактовой частоты. Так, например, импульсы с...

Номер патента: 669352

Опубликовано: 25.06.1979

Авторы: Берштейн, Гузик, Костина, Лисуненко

МПК: G06F 5/02

Метки: двоично, двоичного, десятичный, кода, преобразования

...и вносится в регистр 5 множителя. Входная информация, вносимая вбуферный регистр 32 в виде тетрад2-10 числа, поступает через элемен)ты ИЛИ 24, задержки 33, И 15, ИЛИ 27на первый вход последовательного сумматора 30, а через элементы ИЛИ 25,И 12, ИЛИ 23 на второй вход последовательного сумматора. Полученнаясумма с выхода сумматора через элементы И 19, ИЛИ 28, элемент 34 задержки, ИЛИ 29 вносится в регистр 4множимого. Затем вырабатывается сигнал 2 (сложение), по этому сигналусодержимое регистра 4 множимого поступает через элементы И 16, ИЛИ 27 15на первый вход сумматора 30, а очередная тетрада с буферного регистра32 через элементы ИЛИ 25, И 13, ИЛИ23 поступает на второй вход сумматора30, полученная сумма через элементыИ 20, ИЛИ 29 вновь...

Номер патента: 699519

Опубликовано: 25.11.1979

Автор: Омельченко

МПК: G06F 5/02

Метки: двоично, двоичных, десятичные, преобразования, чисел

...разряда;- десятичная цифра.Устройство работает следующим образом.По шине 1 поступает сигнал, который запускает блок 2 управления, вырабатывающий сигналынеобходимые для автономного функционирования устройства.Одновременно по входной шине 15 поступает преобразуемое двоичное число. Регистр 14 сдвига обеспечивает хранение и выдачу на З-й вход блока 5 сравнения исходного двоичного числа, в далее частичных разностей Л 1 . Нв первый вход блока сравнения в каждом цикле подаются поочередно девять двоичных эквивалентов десятичных чисел вида3 "=о цо-")1Эти эквиваленты вырабатываются первым формирователям 5 эквивалентов, Выборку эквивалентов осуществляет блок 2 управления. В исходном положении блок 2 управления установлен на выборку...

Номер патента: 714391

Опубликовано: 05.02.1980

Автор: Розов

МПК: G06F 5/02

Метки: двоично, двоичного, десятичный, код, кода, смешанных, чисел

...на другой вход сумматора-вы- ф 0читателя 5 и схемы 7 сравнения подает-.ся в начале преобразования-через сдвигатель 6 от входа 10 переводимое числобез сдвига двоичного кода, В схеме 7, 55сравнения двоичный код переводимого" чйсла"сг 15 авййвается "с двойчйьй 0 ГкЩбмэквивалента 110 "ф. 25( 13 ., Еслипереводимое число больше значения 91410 ф", 25("-:, то схема 7 сраврпения вырабатывает сигнал, по которому блок 2 формирования сигнала, формирую щий серию управляющих импульсов, .разрешает в первом такте преобразованиявычитание кода эквивалента, который служит делителем, из переводимого числа, являющегося делимым, в сумматоревычитателе 5, откуда на вход сдвигателя 6 поступает код полученного частичного остатка, знаковый разряд которого...

Номер патента: 734668

Опубликовано: 15.05.1980

Авторы: Ватин, Степанов

МПК: G06F 5/02

Метки: двоично, двоичного, десятичношестидесятиричный, кода, преобразования

...равен нулю, код на выходы 3 дешифратора поступает без изменения. Каждым тактовым импульсом открываются также элементы 14 И третьей группы. Следовательно, сдвинутый на один разряд вправо и скорректированный код максимального эквивалента преобразуемого угла по окончанию первого тактового импульса запишется в регистр 11. При наличии нуля в младшем разряде кода, содержащегося в регистре 1 триггеры регистра 11 останутся в нулевом состоянии. Двоичный код в регистре 1 сдвинется на один разряд влево. При поступлении с генератора второго тактового импульса и при наличии единицы в следующем разряде преобразуемого кода открываются элементы И первой и второй групп 12 и 13, и на сумматоры 3 и 4 поступает код максимального значения преобразуемого...

Номер патента: 734669

Опубликовано: 15.05.1980

Автор: Омельченко

МПК: G06F 5/02

Метки: двоично, двоично-десятичных, двоичной, двоичные, десятичную, дроби, дробь, правильной, целых, чисел

...в двоично-десятичную дробь по сигналу, поступающему с управляющей шины 1, запускается блок 2 управления, вырабатывающий потенциал двоичного преобразования и такты, необходимые для сдвига и коррекции содержимого тетрад 4 двоичнодесятичного регистра 3. Одновременно ло шинам 10 двоичной информации записывается в двоичный регистр 9 исходная двоичная дробь. При этом 1 тетрад 4 и 1 одноразрядных двоичных сумматоров 18 образуют 1 последовательных сумматоров для сложения четырехразрядных чисел. В первых четырех тактах каждого цикла произ-. водится сдвиг содержимого всех тетрад 4 сдвигающего регистра на один разряд вправо и считывается младший разряд двоичного регистра 9. При этом этот разряд и переносы из предшествующих тетрад 4 запоминаются...

Номер патента: 741262

Опубликовано: 15.06.1980

Авторы: Войнов, Михайлов

МПК: G06F 5/04

Метки: двоично, двоичного, десятичный, код, кода, параллельный, последовательного, преобразования, тридцатидвухразрядный

...импульсами тактовой частоты, число которых кратно десяти в некоторой степени. В тех случаях, когда отношение частот не кратно десяти в степени, дробная часть временной информации не выделяется на выходе устройства.Изменение частоты следования кода оцифровки связано с изменением ,скорости поступления информации на вход устройства (стремление передать различный объем информации за один и тот же промежуток времени),Недостатком этого устройства является низкая точность преобразования временной информации при изменении частоты следования кода оцифровки.Целью изобретения является повышение точности .преобразования информации,го и второй вход второго элемента И подключены к первому выходу дешифратора, вторым выходом соединенного со...

Номер патента: 766010

Опубликовано: 23.09.1980

Автор: Гельман

МПК: H03K 13/24

Метки: двоично, десятичный, единичного, кода, параллельного

...Входного регистра 1 заполнена единицами кода, то единичным сигналом десятой ячейки этой декады, инвертированным соответствующим элементом 8 НЕ, блокируется передача единичного кода на выходы элементов 6 И данного блока 3 выделения декад. Блоки 3 выделения декад первого ряда вьщеляют единичный код, соответствующий младшей тетраде двоично-десятичного кода, а также единицы кода - призники заполненных декад ячеек входного регистра 1, т.е. указывающие число полных десятков единиц исходного кода. Единицы кода - признаки полных декад, выделяемые на элементах 7 ИЛИ блоков 3 выделения декад первого ряда, в свою очередь передаются на соответствующие блоки 3 выделения декад второго ряда, которые выделяют единичный код, соответствующий тетраде...

Номер патента: 771661

Опубликовано: 15.10.1980

Авторы: Васильев, Власенкова, Иванова

МПК: G06F 5/02

Метки: двоично, двоичного, десятичный, код, кода, реверсивный

...вычитателя 3и складывается (вычитается) с содержимымсдвигового регистра 1, полученным после выполнения первого шага. Знак результата на выходе сумматора-вычитателя 3 определяет оператор цэ для следующего шага.Одновременно на второй вход сумматоравычитателя 4 поступает с выхода блока хранения 6 двоичный код угла 100 , и складывается 1 вычитается) с содержимым сдвиговогорегистра 2,После выполнения второго шага в сдвиговомрегистре 2 содержится двоичный код углаС 2 + 2 100 2 де 12 + 1И.)20На (и+1).ом шаге в результате суммирова, ния вычитания) двоичных констант, содержащихся в блоке хранения 6, в сдвиговом регистре 2 будет получен двоичный код преобразу.емого угла в долях оборота 23а 2 =С)+100+ э 50)+При выполнении преобразования...