H03M — Кодирование, декодирование или преобразование кода вообще

Номер патента: 1439745

Опубликовано: 23.11.1988

Авторы: Кобринский, Цейтлин

МПК: H03M 7/12

Метки: двоично-десятичный, двоичного, кода

...требуемое для суммирования данных, записанных в региотрах слагаемого 10 и суммы 1, которое равно Т = 11 1, где И - количество разрядов в регистре слагаемого (суммы), Т период тактовой частоты, подаваемой на регистры.При поступлении тактовых сигналов на регистры слагаемого 10 и суммы 11 в последовательном двоично-десятичном сумматоре 4 осуществляется потетрадное сложение данных, которые записаны в регистрах 10 и 11С выхода последовательного двоично-десятичного сумматора 4 результат этого сложения вновь записывается в регистр 11 суммы. Задержанный импульс с выхода первого элемента 6 управляемой задержки опрашивает разряды входного регистра 3, соединенные с элементами И 2 второй группы. С выхода элементов И 2 второй группы импульсные...

Номер патента: 1439746

Опубликовано: 23.11.1988

Авторы: Алленов, Зыков, Корниенко, Никитин

МПК: H03M 7/12

Метки: информации

...и переменную части кодовой посылки. осле того, каквторой счетчик 15 отсчитывает Б импульсов, с выхода счетчика подаетсяимпульс на К-вход второго триггера 9,который опрокидывается и запрещаетпрохождение через третий элемент И 6тактовых импульсов, которые подавались на третий вход регистра 11 сдвига, одновременно снимается напряжение разрешения записи с второго входа регистра 11 сдвига. В этот момент в регистре 11 сдвига произведена запись принятой кодовой последовательности текущего времени, К выходам (и + 1)-го и (и + 2)-го разрядов регистра 11 сдвига параллельно подключены первый и второй входы второго элемента И 5 и схемы 12 сравнения, выход которой подсоединен к Б-входу третьего триггера 10.При совпадении значений, записанных в (и +...

Номер патента: 1439747

Опубликовано: 23.11.1988

Авторы: Зимаков, Никишин, Хмелевской

МПК: H03M 7/18

Метки: кода, модулю, свертки, числа

...вызывающий уровень логического нуля на выходе элемента И 9, который по вторым входам блокирует элементы И 5 четвертой группы до момента сброса последней единицы в регистре 7 и не допускает прохождение информации через упомянутые элементы на выход 13 устройства.После завершения импульсов на входе 6 устройства нулевой уровень на первых входах элемента И 2 первой 45 группы вызывает с задержкой в один период переключения логического элемента появление уровней логического нуля на их выходах и прекращение действия сигнала установки на установочнь 1 х входах триггеров 8, На вход 11 устройства с задержкой в один период ,переключения логического элемента относительно входа 6 устройства и соответственно на входы элементов И 4третьей группы и...

Номер патента: 1439748

Опубликовано: 23.11.1988

Авторы: Самчинский, Смук

МПК: H03M 7/22

Метки: шифратор

...фиг. 2 в), по положительному перепаду переписывает содержимое счетчика 12, равное нулю, врегистр 4, который предназначен дляхранения содержимого старших разрядов выходного кода, По заднему фронту сигнала с выхода ГТИ 8 содержимоесчетчика 12 увеличится на единицу,после чего дешифратор 11 начинает опрос второй группы входов блока 1,Поочередному переднему фронту сигнала свыхода ГТИ 8 в регистр 2 записываетсякод (фиг. 2 г) во всех разрядах которого, кроме второго, будут единицы,а в регистр 4 - содержимое счетчика2 (фиг. 2 д), равное единице. СигналлоГического нуля на выходе регистра2 вызывает положительный перепад сигнала на выходе элемента ИЛИ 5, по которому формирователь 10 Формирует импульс (фиг. 2 е).Сигнал с прямого выхода...

Номер патента: 1439749

Опубликовано: 23.11.1988

Автор: Горин

МПК: H03M 7/46

Метки: информации, кодирования, цифровой

...по входу 6 синхронизации данные записываются в регистр 40и с выхода регистра 1 поступаютна вход элемента 2 памяти (постоянного запоминающего устройства), накотором преобразуются в два бита(согласно табл, 1). 45 По следующему сигналу синхронизации с выхода постоянного запоминающего устройства (элемента 2) два бита перезаписываются в регистр 4 изатем в регистр 3, с выхода К которого закодированная информация поотупает на выход 9,Во втором режиме устройство кодирует один бит входных данных в двабита выходных данных на выходах Ки К 2, способом моцифицированной частотной модуляции (МРМ), Данные с входа 5 поступают на вход регистра 1,который работает в режиме последовательного сдвига, и по синхроимпульсу, поступающему на вход 6,...

Номер патента: 1439750

Опубликовано: 23.11.1988

Авторы: Кузнецов, Малофей, Николаев, Чистяков, Шемякин

МПК: H03M 13/43

Метки: декодирования, информации, мажоритарного, приема

...в регистры 5-7 заносится ререзультат логических преобразованийУ 1:, У, У (табл.2)При приеме символов пятого повторения формируемые синхронизатором 9импульсы СИ 5 выталкивают хранимый врегистрах 5-7 результат кодопреобразования на первый, второй, третийвходы решающего блока 8, на четвертый вход которого поступают символыпятого повторения.В блоке 8 на элементах И-НЕ 37-39,41-43, 45 и 56 формируется результатмажоритарной обработки . ХХ 4 ХД 21,который через открытый синхроимпульсами СИ 5 элемент И-НЕ 48 выдаетсяна второй выход устройства. Результатмажоритарной обработки одноименныхсимволов 1 У 1 ХХ) 2 через открытйСИ 5 элемент "НЕ 49 поступает на третий выход у:тройства, а результатмажоритарной обработкиХ 1 Х 2через открытый СИ 5...

Номер патента: 1439751

Опубликовано: 23.11.1988

Авторы: Ваховский, Козлюк, Лужецкий, Попович, Стахов

МПК: H03M 13/23

Метки: двоичного, код, кода, фибоначчи

...вход значения старших разрядов входного кода на его выходе формируется в 40 двоичной форме код остатка от преобразования этой информации в код Фибоначчи, содержащегося в 1 младших разрядах кода Фибоначчи, При этом значение параметра 1 выбирается из условия Ц(1-3)ъ 2 -2. Код остатка с выхода блока 3 постоянной памяти поступает на вторые входы сумматора 2, на выходе которого формируется код суммы остатка и входной величины, содержащеися в ш младших разрядахн50 входного кода. Код с выхода сумма" тора 2 поступает на,входы третьего блока 5 постоянной памяти. Блок 5 закодирован таким образом, что при подаче на его вход двоичного кода55 разрядностью 1 одц(1+1) +1 на его выходе формируется соответствуюший код Фибоначчи 1 младших разрядов...

Номер патента: 1441400

Опубликовано: 30.11.1988

Авторы: Коваленко, Ткаченко

МПК: H03M 13/53

Метки: исправления, кодах, обнаружения, ошибок, фибоначчи

...разрядов. По сигналу, подаваемому на тактогыи вход устройства, онизаносятся в триггеры 4,1-4.3. Блокигруппы 2, контролируют нарушение минимальной Формы в соответствующей(группе разрядов кода. При возникновении нарушений минимальной формы навыходе соответствующего блока группы2.1 появляется сигнал, который черезэлемент ИЛИ 6 поступает на выход сбояустройства. Нарушение признака чет 55ности в соответствующей группе разрядов кода Фиксируется сумматорами5,1-5.3. При наличии единичного сигнала на первом входе группы 2,2 блоков и единичного сигнала на одном иэ остальных ее входов на выходе группы 2.2 блоков Формируется сигнал, который через соответствующий элемент ИЛИ 7 поступает на нулевой вход соответствующего триггера 1 и переводит его в...

Номер патента: 1441402

Опубликовано: 30.11.1988

Автор: Тарасевич

МПК: H03M 13/43

Метки: выбора, мажоритарного, сигналов

...входе 3 "1". Ьторой тактовый импульс подтверждает состояние соответствующего триггера и проходит на выход 4 либо через элемент И 9, либо40 через элемент И 10 (в зависимости от того, нули или единицы поступают на вход 31, С выхода элемента ИЛИ 7 через элеменг ИЛИ 6 триггеры 12 или 13 устанавливаются в нулевое состояние. По третьему тактовому сигналу в единичное состояние устанавливается один из триггеров 12 или 13, который затем устанавливается в нулевое состояние сигналом "Сброс", поступающим 50 на входТаким образом, гри поступлении на вход 3 комбинаций 000, 001, 110 ипи 111 сигнал на выходе 4 появляется одновременно с сигналом на выходе 5,указывая истинное значение входногосигнала.При обработке комбинаций ОО, 011, 100, 101 по первому...

Номер патента: 1441470

Опубликовано: 30.11.1988

Автор: Турченков

МПК: H03M 1/00

Метки: напряжение-время

...частоты, который через элемент И 9 поступает на вход счетчика 7 (в случае применения в качестве счетчика триггера он сработает от первого импульса, прошед1441470количество и поступивших на него има- пульсов.Прерыватель 11 работает следующим5образом. При отсутствии сигнала управления на втором входе, на выходеинвертора 15 формируется высокий поло.жительный потенциал, который черездиод 19 поступает на неинвертирующнй10 вход операционного усилителя 16, всвязи с чем на его выходе имеетсяположительное напряжение, которымдиод 20 смещается в обратном направя" лении, поэтому входное напряжение,15 поступающее на первый вход прерывателя цеЛиком поступает на выход прерывателя 11. После того, как на второйвход прерынателя приходит...

Номер патента: 1441476

Опубликовано: 30.11.1988

Авторы: Добрис, Корчагин, Кравцов, Столяров, Толманов

МПК: H03M 1/04

Метки: «аналог-код», вероятностный, интегрирующий

...на входе блока масштабирования напряжениена выходе усилителя 41 будет равноП и При Пах Ф О напряжение на вы-ходе усилителя будет больше или меньше П /2 в зависимости от знака(при Пьх О Пью,По/2, иначе Веых сБ /2). С помощью компаратора 42, на вычитающий вход которого подается случайное напряжение 1 с выхода ЦАП 14, равномерно расйределенное в диапазоне (О,Б,), напряжение 08 щ преобразуется в поспедовательность бинарных символов 1 с вероятностью появления единицы: ОоВвнх Воо /2+ 13 ехоР(1 ) = - = ---- = 0 5+ Хк)в квопогде Х- нормированное (приведенноек единичному диапазону 15- 0,5; 0,5 )значение входного случайного сигнала.Последовательность случайных символов 1 непосредственно, а также через триггер 43 поступает на вхо ды элемента...

Номер патента: 1441477

Опубликовано: 30.11.1988

Авторы: Ломтев, Персицков, Прозоров

МПК: H03M 1/06

Метки: аналого-цифрового, преобразования

...разряда. 10Пусть на входе таких ПВК действует линейно изменяющийся сигнал с производной 1, определяемой из со-о тношения ( Б Т = Е с,2, где Е, - значение ступени квантования 15 АЦП старших разрядов, Воспользовавшись методом анализа диаграмм состояний, приведенных на фиг.3, можно получить зависимости динамической погрешности преобразования от значе ния входного сигнала Б в момент принятый за момент отсчета ПВК.На диаграммах состояний (фиг.З) две верхние диаграммы соответствуютЦ ) О, а две нижние - У О, При построении учтено, что шкалы ЛВК и ПВК смещены относительно исходного положения на П = 7, /4, а относительно друг друга - на Ьч/(К), где Ь - максимальное значение динамичес кой погрешности; К=2 - число используемых преобразователей.При...

Номер патента: 1441478

Опубликовано: 30.11.1988

Автор: Варданян

МПК: H03M 1/10

Метки: автоматической, код, преобразователя, проверки, угол

...код записывается в регистр 26 фронтом импульса с входа 46, Формируемого в блоке 19 инвертором 33 и формирователем 30. 0 дновременно импульс на входе 46 разрешает формирование импульсов на входе47 сдвига генератором 36. Количествоимпульсов р = 1 ог; ш определяется выходным кодом дешифратора 37, формируемым из выходного кода счетчика39. Подача импульсов по входу 47 нарег тр 26 обеспечивает сдвиг влевозаписанного кода на р разрядов, чтосоответствует операции, деления на ши вычисление среднего значения Т1-- , 1 ш последовательныхшзначений погрешности Е . Результатвычисления записывается в регистр 27фронтом импульса с входа 48, формируемого в блоке 9 инвертором 34 иформирователем 31. Импульс со входа48 используется также для...

Номер патента: 1441479

Опубликовано: 30.11.1988

Авторы: Воителев, Лукьянов

МПК: H03M 1/60

Метки: аналого-цифровой, преобразованием, промежуточным, частоту

...в "1"триггер 30 и последовательно запускаются Формирователи 34 и 33, устанавливающие в "1" триггеры 29 и 31.Окончание Сс, приводит к прохождению сигнала 53 через .элементы И 36 и ИЛИ 37на второй выход временного компаратора 17, я ня его первом выходе сигналбудет отсутствовать, так как триггер31 находится в "1". В счетчике 16 кодбудет увеличен на единицу, в результате чего изменится выходной сигналЦАП 9, равный 11(С;+1 ) = Цк(С )11 Ь,который уменьшит К преобразователя 7и его выходную частоту, а это означает, что Св следующем такте подстройки будет увеличено,Процесс подстройки К преобразователя 7 будет выполняться до тех пор,пока окончание С не будет происхосдить в течение интервала времени Ст,когда действуют импульсы Формирователей...

Номер патента: 1441480

Опубликовано: 30.11.1988

Авторы: Великсон, Мурыгин, Юхно-Чергейко

МПК: H03M 1/48, H03M 1/64

Метки: датчика, код, косинусного, многоканальный, поворота, синусно, угла

....к р 13 5 эьнЗОИ сте,чГ 2 и 3, С выход усилителей 2 и 3 на - пряжения поступают на ограничители 6 и 7, при это синусное напряжение5 непосредственно поступает к диодам 24 и 25 первого ограничителя 6 питающего напряжения, а косинусное напряжение - к диодам 24 и 25 второго ограничителя 7 питающего напряжения. Если напряжения Ц 5, и Зк, (фиг.2) не превышают значений Б ор, и Б,р, то напряжения обеих полярностей в цепях питания коммутатора 1 развязывающих усилителей 2 и 3 не изменяются эа Б счет ограничителей 6 и 7. Эти исходные значения формируются дополнительными усилителями 4 и 5 за счет масштабных резисторов 19 и 20 от дополнительного источника постоянного напря жения (Уи Б- напряжения соответственно на выходах 8 и 9 источника).Если в...

Номер патента: 1441481

Опубликовано: 30.11.1988

Авторы: Белоусов, Малиновский, Марков

МПК: H03M 1/66

Метки: умножающий, цифро-аналоговый

...4, охваченного отрицательной обратной связью, через резистор 5обратной связи ток 1 преобразуется в выходное напряжение Ц . Повторитель 3 напряжения обеспечивает равенство потенциалов первого и второго токовых выхсдов резистинной матршы 1, что необходимо для точного распределения токов 1 и 1. Подклю 50 чение источника 6 сигнала между входом опорного напряжения кодоуправляемой резистивной матрицы 1 и выходом повторителя 3 напряжения обеспечивает независимость напряжения, приложенного к резистивной матрице , от напряжения смещения операционного усилителя 4. При этом напряжение смещения нулевого уровня на выходе опе 1 2рационного усилителя 4 определяетсявыражением"деи .), параметры схемы зяме -щения резистивной матрицы ЕЕ;Е - базовьп...

Номер патента: 1441482

Опубликовано: 30.11.1988

Авторы: Зырянов, Котович, Римш, Флейшман

МПК: H03M 3/02

Метки: дельта-кодер

...ПКОГОРОМ ЗаПИ- сдн 1 тг т 1 тровот" 1 тт татт ,т н и а;дтт- .ЕГЬО КОДС, т,:, НаПР 5 ТТС;Ие КЗТТО. - Рсс Н.та"тт.т . Р 11 П 1 ТУ Т ПРС;,аа;.т 3 ЫЧИТ аЕ: О Е ЦаПР 51 тд 1 Е тт, Г: О СПР Сратнтня 1 ВПтдя;ЕИИТ 1 с И+ Лтт1- 1 атор 9 аг5 тттттт,й т:тПЧ тТЬС1 вт СПМОСТИ От З"Д - СЙ ОаРНОСТИ ГОТ ИМПУтЬС ПЭСГтслант та упрет.,Л 5;,;1 Сй ХОД ; ,т Кд 1 0 туЛттц- ЛЕКСИСТОВа;И 5 То,тиЧЕСТВОтЕМЕ;т. - ,В И в Группе 2-. СоотР-.свует р.1 зряпнт)с- Гт тт 1 Ч 15 П "ЯО ГО И "ГД" . Ора, 1 а вход сат;цого э 5 е 1 е:тга тс 1т угттТЫ 2 Т Пт-,;а;:; НЬ: .":Т ;О"1;Тд,-,дтОТТа к Оди 1: 1 аряд Выхода регцттрс. /При по 1:в.енин та выходе компаратсра 9 Е; 1;11111 ТГО 1 М 1 ттЛЬ а Ч ГО СООтт НЕ ГС ГЬУЕТ , - т+ Л блотС 10 ПроцтСа ".ГттТП,фРОТОЕгТТТ;,(аИР тт, В...

Номер патента: 1441483

Опубликовано: 30.11.1988

Автор: Самойленко

МПК: H03M 7/00

Метки: информации, кодирования

...второго импульса на управляющий вход 2 триггер 29преобразователя б кода уровня 3 обработки перейдет в нулевое состояние,а формирователь 7 выдаст импульс,образованный по заднему фронту единичного сигнала преобразователя 6 кода уровня, который поступит на управляющий вход преобразователя 6 кодауровня 4 обработки, устанавливая егов исходное состояние. При этом срабатывает Формирователь 7 импульсовуровня 4 обработки, переводя триггер29, преобразователя 13 кода в нулевое состояние, На выходе элементаИ 262 преобразователя 13 кода появится единичный сигнал, изменяющий соответственно на вь 1 ходах 24 шифратора 22коцовый сигнал. Единичный сигнал свыхода преобразователя 13 кода поступает на входы элементов И 11 каналов9, и 9, уровня 4...

Номер патента: 1441484

Опубликовано: 30.11.1988

Автор: Грачев

МПК: H03M 7/00

Метки: ассоциативного, информации, кодирования, объемного, сжатия

...единицы ин- на входы 18 и 19 (входы 131 и 132версный выход переноса сумматора 149 блока 12).через элемент И 145, управляемый по- Таким образом, благодаря выведе 8тенциалом с прямого выхода триггера 40 нию координат середин класте ов иРселектора 4, подключен к входу вы- числа соседних единиц в них независичитания единицы в сумматоре 147, В мо от их количества и распределениярезультате этого на. выходах 60 - на границах двух соседних строк,162 блока 13 всегда будет получаться причем данные нерасчлененных кластерезультат, соответствующий реальным 45 ров выводятся за один. такт, а расчлезначениям номеров строк, координат ненных - за два такта, в устройствесередин кластерови числа соседних сокращено среднее число тактов, неединиц в...

Номер патента: 1441485

Опубликовано: 30.11.1988

Авторы: Вяльшин, Корчаловский

МПК: H03M 7/12

Метки: двоично, двоичного, десятичный, кода, преобразования

...двоичного кода в зависимости от состояния двоичных вычитаюших счетчиков 5 и 6. Состояние выходовдвоично-вычитающих счетчиков Дополнительный десятичный код Счетчик 5 Счетчик 6 0 16 0 256 272 Так, дпя вссьмиразрядного двоилного кода. требуется допопнтттельньтй код 0 и 16, а для двенадцатиразрядпого двоичного кода требуется дополнительньтй код О 16 256 и 272 Цопопнитепьные коды с вьходы шифратора 9 посту- пают на зторь.е входы мультиплексора 8 и на первые входы параллельных двоично-десятичных декадных сумматоров11 и 12,На вторые входы параллельных двоично-десятичных декадных сумматоров10 - 12 поступает код с выхода выходного регистра 14, Результат сложенияс выхода параллельных двопчно -десятичных декадных сумматоров 10 - 12поступает на...

Номер патента: 1441486

Опубликовано: 30.11.1988

Авторы: Буряченко, Маркова, Тихонов

МПК: H03M 7/28

Метки: кодов, табличных

...10 и 12. Врезультате на выходе элемента 16сравнения появляется сигнал которыйпоступает на один из входов элементаИЛИ 17, сигнал с выхода которого разрешает прохождение сигналов с кодовыми значениями, равными 4 и А, через элементы И групп 11 и 13 входышифраторов 20 и 21 первой ступени соответственно. Этот же сигнал разрешает прохождение кода номера строки совхода преобразователя через элементыИ группы 14 на входы сумматора 25.Кроме того, сигнал с выхода элементаИЛИ 7 поступает на элемент 19 задержки, сигнал с выхода .которого разрешает поступление очередной комбинации на вход преобразователя. Такимобразом, на выходе шифратора 20 появ.ляется сигнал с кодовым значением 4,на выходе шифратора 21 - сигнал с кодовым значением А, на выходах...

Номер патента: 1441487

Опубликовано: 30.11.1988

Авторы: Погодин, Ященко

МПК: H03M 13/15

Метки: декодирования, кодов, корректирующих

...объединенные первые входы соответствующей группы из 1 элементов И 3,1-3.1. Одновременно с 1 выходов группы из 1 элементов И 3,1-3,1 снимают 1 символьную5 последовательность нулей и единиц, которую в параллельном формате подают на адресные входы блока 5,г+2 памяти. С выходов блока 5,г+2 памяти на входы сумматора 6 считывают двоичное число, соответствующее количеству единиц в 1-символьной последовательности, поданной на адресные входы блока 5,г+2 памяти, 15Общее число единиц, полученное в сумматоре 6 как результат сложения чисел, снимаемых с блока 5 г+2 памяти на г тактах, равное количеству отличающихся символов в принятой комби нации, записанной в буферном регистре 1,и в одной из эталонных комбинаций, записанной в данный момент в...

Номер патента: 1443174

Опубликовано: 07.12.1988

Авторы: Кутыркин, Шиндов, Шлыков

МПК: H03M 1/10

Метки: аналого-цифровых, погрешностей, преобразователей, случайных, характеристик

...ПО ВТОРОМУ ВттХОГтт ВЫПаЕт ПОттелзттНЬтй на два по частоте выходной сит пал генератора 14 импульсов:та управляюьий вход коммутатора 8 и ьтя вход ттереттпюЧатЕЛя 12. ПРИЧЕМ Прн ПОДКЛ:Сттнктктт КОММутатОра 8 К ПЕрВОМу ГХОДт бЛОКЯ 7 сложения напряжения сигняпя 1 од новременно по управляюцтему гходу ряэ РЕШаЕтСЯ ПРОХОЖДЕНИЕ СИГтт.;тттОВ ЧЕРЕЗ переключатель 12, В момент подключе ния коммутатором 8 сигнала П,к первому входу блока 7 слокепття;-тяпряае- НИЯ ЗаПРЕШЯЕтСЯ ПтРОХттцвтятв СИГНЯЛОВ через переключатель 12,В блоке 7 слокеттия ття 11 тт як. н:.тя ИЗВОДИТСЯ С.тОжЕНИЕ 1 ЯПРЯ;КЕНИй С ВЫХО"да образцового преобразователя 2КОД-НаПРЯжЕНИЕ И т-;ЫХОДЯ КаттттУтатО;Я8, сумма которых гтоступает ня ттотконтролируемого АЦП 1 бт которьй, в СВОЮ...

Номер патента: 1443175

Опубликовано: 07.12.1988

Авторы: Афанасьев, Воржев, Колосов

МПК: H03M 1/30

Метки: код, перемещения

...на выходе делителя 24 частоты. При разности интервалов 4 д Б ,и величине первого интервала 2,5 д Б (фиг.2) коэффициент деления делителя 24 частоты равен 4, а исходное состояние такое, что первый импульс на выходе формируется по первому импульсу на входе, Длительность задержки элемента 16 задержки выбирается такой,чтобы указанная установка элементов закончилась до срабатывания компаратора 11. Предположим, что установка была осуществлена после возбуждения второго четного считывающего элемента 6 (Ч 2, фиг. 2 а). После этого при возбуждении второго нечетного элемен 75та (Н 2) срабатывает компаратор 11,устанавливает в состояние логической "1" КБ-триггер 20, который открывает элементы И 12 - 14. При этом импульсы от генератора 1 (включая...

Номер патента: 1443176

Опубликовано: 07.12.1988

Авторы: Арутюнян, Габидулин, Даниэлян, Карапетьян, Лейбович, Погосян

МПК: H03M 1/30

Метки: код, перемещения

...использовано для связи аналоговых источников информации с цифровым вычислительным устройством.Целью изобретения является повышение точности преобразователя путем компенсации погрешностей неперпендикулярности и неравенства модулей выходных сигналов датчика.На чертеже представлена структурная схема преобразователя перемещения в код.Преобразователь содержит синус- но-косинусный датчик СКД) 1, аналоговый сумматор 2, Фазорасщепитель 3, блок 4 компараторов, дешифратор 5, в состав которого входят сумма-, торы 6 и 7 по модулю 2,Преобразователь работает следуюшим образом.На выходах СКД 1 формируются парафазный синусный сигнал в функции перемещения и косинусный сигнал с погрешностью неортогональности по фазе и отклонением по амплитуде по...

Номер патента: 1443177

Опубликовано: 07.12.1988

Автор: Ященко

МПК: H03M 13/19

Метки: кодах, коррекции, ошибок, хеминга

...слов которое имеет одно несовпадеУние с подаваегьы на адресные входы. Формула и з обретения0 0 0 1 0 1" 0 , 0 0 1 ; 0 0 0 г 0 1 . г 1 Коррекцию ошибок производят следующим образом, Последовательность С СО з в параллельном виде подаютона адресные входы А А блоков 4 и 1, причем С СО,СОСОСОСОСОг- на адресные входы блока 5, а С 04 СО, СО,СО,СО, СО СО г 1 в блока 1, С выходов данных Я 0блока 4 С С С С и блока 1 С,1 СС,С в выходную информационную шину 7 подают исправленную от однократных или некоторых двукратных ошибок последовательность С С . Время на коррекциюо" гошибок определяется интервалом времени между подачей на входы А,А блока 4 - 1 сигнала адреса СООСО 1 СО СОЛСО СОСО г (СОгСО 5 СО О СО,СО;СО г) и получением на выходе их...

Номер патента: 1443178

Опубликовано: 07.12.1988

Авторы: Васильев, Козлов, Сорока

МПК: H03M 13/31

Метки: дискретной, информации, передачи, приема

...счетчика 23в накопитель 24,Суммирующий счетчик 23 осуществляет подсчет каждых (и+1) ВТИ, что эквивалентно определению конца интервала анализа кодовой комбинации в выделителе 17 ПСП. Счтетчик 21 устанавливается в исходное состояние сигналом с дополнительного выхода вьщелителя 17 ПСП, сигнализирующего о начале анализа поступающей кодовой комбинации. После подсчета (и+1) ВТИ навыходе счетчика 21 Формируется сигнал, поступающий на управляющий входвьщелителя 17 ПСП и подготавлинающийего к анализу очередной кодовой комбинации.С дополнительного опорного входаустройства для передачи и приема дискретной инФормации на его приемнойстороне в произвольные моменты времени относительно времени действияопорных импульсов на передающей стороне...

Номер патента: 1443179

Опубликовано: 07.12.1988

Авторы: Давыдов, Коваленко

МПК: H03M 13/51

Метки: генерирования, декодера, корреляционного, опорных, сигналов

...12 следующим образом. 1, Первый анализируемый сигнал записывается в и-разрядный регистр в 43179 6аа, Ь.(=1,п) в и-РазРЯДный РегистР тазаписывается нулевой сигнал, М - номер анализируемого сигнала ЦЬ;(1==1,п), И = 1,Мп, 1. - текущее значение номера отсчета сигнала (сигналс выхода счетчика на максимальноечисло ас).2, Определяется т=1 мин 1 дляторого ааь.ц,т,. О, тогда аа,т, полагается равным 1,3, Для всех а ( 1. ( ат., длякоторых аа,ь,К,т.ФО и аа,т,=. 1, вычисляс-ется ат, = 2 , где 1 = аа,.т=1 мцн 1 15 Значения индексов Ь; в виде бинарного сигнала аат записывается в 1.-юячейку регистра С в С разрядов.4, Вычисляется ЗначениЯ инДекса ат;мзаписываютсЯв ячейку а.регистра С в С разрядов.5. Аналогично, для второго по порядку сигнала,...

Номер патента: 1443180

Опубликовано: 07.12.1988

Авторы: Королев, Купеев, Овсянников, Чуйко

МПК: H03M 13/23

Метки: декодер, кода, пороговый, сверточного

...количествастираний, поступивших на вход декодера, Интервал анализа выбран равныйдлине кодового ограничения используемого сверточного кода, Второй формирователь 20 интервала анализа реализуется по такому же принципу какпервый формирователь 18 интервала анализа, отличие состоит только лишь вфиксируемой длине интервала анализа35 Рассмотрим алгоритм работы порогового декодера. В соответствии с алгоритмом формирования кодовых символов кодовые символы последовательностей Т(1(0) и ТО) поступают на5входы распределителей 1 и 8 соответственно первого и второго каналовдекодирования, где производится ихдекодирование в соответствии с клас-, 10сическим алгоритмом порогового декодирования.С выходов корректоров 5 и 12 каждого канала декодирования...

Номер патента: 1444619

Опубликовано: 15.12.1988

Автор: Степанян

МПК: G01B 7/30, H03M 1/64

Метки: вала, напряжение, поворота, трехфазное, угла

...в преобразователях перемещений в код.Цель изобретения - повышение помехоустойчивости преобразователя.На чертеже представлена структурная схема преобразователя угла поворота в трехфазное напряжение.Преобразователь содержит генератор 1, блок 2 преобразования угла в модулированные по амплитуде сигналы, блоки 3 - 5 10 сравнения и суммирующий усилитель 6, Каждый из блоков 3 - 5 сравнения включает повторитель 7 и суммирующий усилитель 8. Блок 2 образует сельсин 9 и трехфазный делитель 10 напряжения.Преобразователь работает следующим образом.Генератор 1 формирует сигнал переменного тока питания сельсина 9, на выходе которого формируются модулированные по амплитуде трехфазные сигналы переменного тока. Эти сигналы с выхода делителя 10...