Устройство для умножения чисел в модулярной системе счисления

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 1667065 7/72 5)5 0 БРЕТЕНИ АВТОРСКОМ ИДЕТЕЛЬСТВ ьский институтоблем им, А.Н ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ПИСАНИЕ(71) Научно - исследователприкладных физических пр(56) Авторское свидетельство СССРМ 1149254, кл. 6 06 Е 7/72, 1985.Авторское свидетельство СССРМ 1325475, кл, 6 06 Р 7/72, 1986.(54) УСТРОЙСТВОДЛЯ УМНОЖЕНИЯ ЧИСЕВ МОДУЛЯРНОЙ СИСТЕМЕ СЧИСЛЕНИЯ Изобретение относится к вычислительной технике и предназначено для использования в быстродействующих специализированных системах конвейерного типа, функционирующих в модулярной системе счисления.Цель изобретения . - повышение пропускной способности устройства.На фиг, 1 представлена структурная схема устройства для умножения чисел в модулярной системе счисления; на фиг. 2 и 3 - структурные схемы соответственно первого и второго блоков формирования вычетов; на фиг,4 и 5- структурная схема блока формирования старшей части произведения; на фиг, 6- структурная схема блока усеченного формирования интегральных характеристик модулярного кода,Устройство для умножения чисел в модулярной системе счисления содержит первый 1 и второй 2 инфорационые входы, управляющий вход 3, установочный вход 4 и тактовый вход 5 устройства, первый 6 и второй 7 входные регистры, регистр 8 сдвига, первый мультиплексор 9, блок 10 задержки,(57) Изобретение относится к вычислительной технике и предназначено для использования в быстродействующих специализированных вычислительных системах конвейерного типа, функционирующих в модулярной системе счисления, Цель изобретения состоит в повышении пропускной способности устройства. Наиболее существенными признаками устройства являются дополнительная группа параллельно - конвейерных блоков суммирования вычетов по модулям системы счисления и модифицированный блок формирования старшей части произведения с пропускной способностью два такта. 2 з. п. ф - лы,бил,блок 11 модульных умножителей, первый 12 и второй 13 блоки формирования вычетов, второй мультиплексор 14, третью группу блоков 15 суммирования вычетов, регистр 16 кода младшей части произведения, блок 17 формирования старшей части произведения, вторую группу блоков 18 суммирования вычетов, блок 19 усеченного формирования интегральных характеристик модулярного кода, первую группу блоков 20 суммирования вычетов, выход 21 младшей части произведения, выход 22 старшей части произведения, выход 23 признака мультипликативного переполнения, сигнальный выход 24 и знаковый выход 25 устройства.Блок 12 формирования вычетов реализуется на с = )К/2(долговременных блоках 26,1, 26.226 л памяти (см, фиг. 2, на которой приведены структура блока для К = 7),Блок 13 формирования вычетов реализуется при помощи долговременных блоков памяти 27,1, 27.2, , 27 К; 28.1, 28,2 28,г (г = (К/2 Э и 29. . з О = 2 з, 2 з; з = 1, 2, , г: г = )(К)/2(см, фиг. 3)..Спеси зводственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 101 аз 252 ВНИИ ставитель Е, Мурзинахред М,Моргентал Корректор О.Кунд Тираж 398, Подписноесударственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб 4/5( : )з Х (ЬК+ ЬК) бИт ПрИ ЧЕТНОМостью 2 к х Ьк бит при нечетномЬкйку блока памяти 26,з (з -1, 2, ,сом у 2 з 1 +уэ 2- для всех 55(О, 1, , В 23-1- 1) И У 236 (О 1,1) записывается набор величин 0) =) с адре У 23-)6 ." В 28-02 з(У 2 зУ где Блок 17 формирования старшей частипроизведения (фиг. 4, 5) содержит узлы вычисления цифр интервального индекса произведенияя по модулям, в состав которыхвходят сумматор по модулю щ 030,0, сумматоры по модулю в 31,0 - 31.К, вспомогательные регистры 32.0; 33;0 - ЗЗ.К,мультиплексоры 34.1 - 34. К, умножителипо модулю в 35,0 - 35.К, вычитатели помбдулю в 36,0 - 36,К, вспомогательные 10регистры 37.0 - 37.К, 38,0 - 38.К, первый39 и второй 40 регистры, блоки 41,1 - 41.Кделения на вспомогательный модуль, элементы И 42, схему 43 равенства кодов, элемент И - ИЛИ-НЕ 44, элемент 45 задержки, 15Блок 19 усеченного формирования интегральных характеристик модулярного кода (см. Фиг, 6) содержит блоки 46.1 - 46.К памяти хранения констант, группу схем 47сравнения с константой, регистр 48 и элемент И-ИЛИ - НЕ 49.Рассмотрим назначение и примеры возможной реализации отдельных блоков.Разрядность первого 6 и второго 7 входных25регистров составляет= Я Ь бит. Здесь иниже Ь =,о 92 в ( = 1, 2, , К), где в 1, п 12,", вк - основания модулярной системысчисления, являющиеся попарно простымицелыми числами, т. е, (вь щ) = 1, 1, ) = 1, 2,., К;Ф), через )х( обозначается наименьшее число (целое), не меньшее х, Далее дляпростоты рассматривается случай, когдавсе модули щ 1, в 2, ., вк являются нечетными,Разрядность регистра сдвига составляет(Т+5) бит (где Т = 1 од 2 КО, выходы нулевого, первого, второго, третьего, (Т+ 2)-го и(Т+ 4)-го разрядов регистра 8 являются соответственно его выходами,Блок 10 задержки представляет собойцепочку Т+2 последовательно соединенныхрегистров разрядностью- Ьк бит, Блок 11модульных умножителей содержит умножители по модулям гп 1, щ 2, , щк.3-е блоки памяти в блоке 12 обладают"гв-ф гв =0Ф 23-1,23ит, и предназначены для получения набора вычетовч = ЧО,ф 23-1, У 2 )т)=Ч 23-1,3(й 23-1,У 28), Ч 2 з,зЧ 23+1,8(у 23-1,у 28) ЧгдеЧ,з(У 23-1 У 23) = 1 й, Ч 28-2,3(у 28-1 у 23) 28-1, й 28) 1,3(у 2 Ку 23) ф 1,23( )23) 1 3 1(У 2-1) + вь 02 з,3(У 2 з) = й 28.1, 23.1(У 28.1) (1) О,8(У 23-1, У 23) =й,23-1(У 28-1)+ й 1,28(У 2 з)В 1 Р 1,23-1( у 23-1) + й 28(у 23/в);= 28, 2 з+ 1, , К(2) ОК,3( У 2 зУ 2 з) = йК,28.1(У 28-1) + йК,2 Б (У 28 /щк, (3)й 11(у 1) =у 1 вычеты й)(у)( =1 2= 2, ЗК) определяется по формуле й,; ,) = /м",),/з - 1 где М,к= Мк/в 1, Мк= П в 1, у6 (О, 1,)=1 ,. в),в случае нечетного К полагается у 21= 0 и ОК,1 (у 21-1, у 21) = ОК,1(у 21-1). При подаче на информационные входы блока.12 модулярного кода (у 1, у 2, ".,у к) числа С на выходах блока формируются наборы величин 01(С), 02(С), , Ок(С), где О(С) =О.1(у 1 у 2) 01,2(уз у 4)01,1/2 (уь у)(5) есличетно иО(С) =О,1(у 1, 2) Оць 1)П(у 1-2, )И), Ощ+1)П(у ) , (6) еслинечетно( = 1,2, , К),Блок памяти 27. ( = 1, 2, ., К) представляет собой блок памяти, к выходу которого подключен регистр для запоминания считываемой информации, при этом блок памяти 27. обладает емкостью 2 слов разрядностью Ь бит и служит для получения по входным величинам й иф из множества (О, 1, , вь 1) вычета й (а), о), определяемого по формуле,ь;,;1 --и,.,к,х М.Емкости блоков памяти 28.з и 29.),з 0 = 2 з - 1, 2 з; з = 1, 2, , г) соответственно составляют)6(0,1) - и вующая прои ой системе сч сления с основан= О, 1, , 2 з, 2 з+1, . , К; Ч 2 в,в(В 2 вф 2 в) =й 2 в+ й гв,2 в( 2 в) П 12 в, (9) Чгв,в( гвВ 2 в) =В 2 в гв2 в) + В 2 ва 2 в (10) Угв- ВЕЛИЧИНа, ПОДаеаЕМаЯ На ГРУППЫ ИЗ Ь 2 вмладших адресных шин блоков памяти 28.з и 29.2 з.з;Угв - величина, поДаваемаЯ на гРУппы из Ьгв старших адресных шин блоков памяти 28.з и 29.2 з.з;В гвИ йгв - СООтВЕтСтВЕННО МдадШая И старшая части входных адресов блоков памяти 29.2 з - 1 з и 29.2 з,з; вычеты Во(у ( = О, 1, , К;= 1, 2, , К; 1 М ) определяются по формуле ое, (е = Ме,- Уе е; ве,ао - вспомогательный модуль, выбираемый из условий ак2 ао + К, аоК.При четном К(именно этот случай пред, ставлен на фиг. 3) блок памяти 28.г обладаетМ - 2 емкостью 2 " "х Ь бит(Ьо = оргао(1,=о причем в его память по адресу укзаписываются первые Ккомпонент набора вычетов,е еее,(е.чр,.д,(ХК, В гдаче (у.,1:ве.,Ц.,1(е ое,-,е.е)е ,ц.,а.,1 "к., , (12)Процесс функционирования второго блока 13 формирования вычетов является двухтактовым. В ходе первого такта блоки памяти 27.1; 27.2, ., 27. Кполучают вычеты В 1 (Ю 1 Р 1) В 2 ( 02 Р 2) "ВК(йкР К) (см. форм. 4), а на втором такте блоки памяти 28,1, 28,2, , 28,г и 29з ( = 2 з, 2 з; з = 1, 2, , г ) по цифРам 71,)е 2, .",к модулярного кода входного числа С и величинам й = й(, (а 1 ф 1),поступающим с выходов блоков 27 Л ( = 1, 2, , К), формируют на выходах второго блока 13 формирования вычетов искомые наборы вычетов и, М=о. (У МоАе Ее "ец, (У., . р (13)Ч 3,1 ( 1, 2), , Ч 1,1/2-1 ( 1-2, )ь 1) Чцчг(ВЬ е +1), %,)/2+1 (7 Н-г, у Н-з) Ч,гк,к) , если 1 нечетно; е е)Ч(,1 ( 1,е 2)ЧЦ/2)-1 ( (3 7 Ьг)эЧ,/2 (/ 1-1 йе) Че,е/2+1 (.е 1+1 7 н 2)М,г(УК, У К), ЕСличЕтнО, (14)При четном К последние компоненты наборов(13) и (14) заменяются на соответствующие вычеты вида (12),Группа блоков 15 суммирования вычетов содержит два блока суммирования вычетов по модулям ао, ак, которые осуществляют сложение за Т тактов наборов из К вычетов по соответствующим модулям. Блоки 15 суммирования вычетов первой группы имеют Т - каскадную конвейерную структуру и реа лиэуются известным образом.Блок деления на вспомогательный модуль 41.( =1,2, , К) вблоке 17 реализуется на основе блоков памяти емкостью 2 о слов разрядностью Ье+ 3 бит, в память которого по адресу д, +-д( ае 2при =1, 2, ., Ки по адресу о+ д (е 2 и ри= К для всех до 6(0, 1, ", ао) и цЕ(0, 1, , а 1- - 1) записывается набор величин15 (е;)где/(2,);через х обозначается ближайшее к х целоечисло.Элемент И 42 определяет признакиЕ - 2, Е - 1.6 гДеКе =,Г Ее, е,-,о 1е:1 .(17)35 а величины е,1( =1,2, , К) определяютсясогласно (16).Схема 43 равенства кодов предназначенадля формирования признака е- признака равенства формального произведения40 Сак =(У 1,21 е) константе - М=(0,О, ,О,ик) по правилу м ( (м = М., (ее =(-ее(Элемент 45 задержки осуществляет задержку на (Т+1) такт.50 Элемент И - ИЛИ - НЕ 44 реализует следующее булево соотношениетов, считая текущий, формируют соответственно наборы вычетовЛо(А), Л 1(А), ,Лк.1(А), 1 к(А)иЛо(В), 1 к(В), при этом/х. хЛ,х 1-;3 К(х 1; Л;х =;Ей;х ),)=я.к-; 5аМд.,х;тмгде й 1,(х) (1 = О, 1, , Копределяются 10согласно (5);Цх) - машинный интервальный индексчисла Х 60;Х=Х вь 1=1,2, К,В ходе второго такта операции из первого разряда сдвигового регистра 8 на управляющий вход мультиплексора 14 подаетсясигнал й = 1, поэтому. цифры модулярногокода ф 1, Д рк) с выхода второго входного регистра 7 поступают в блоки 20 суммирования вычетов, которые начнут вычислениенабора вычетовЛо(В), Л 1(В), .", Лк(В),1 к(В)В регистр 16 кода младшей части произведения записы вается код числаС , поступающий с выхода блока 11 модульных умножителей ( й = 1). Кроме того,на данном такте операции на информационные входы блока 13 формирования вычетовс выходов первого 6 и второго 7 входныхрегистров соответственно поступают коды (а 1, а ак - 1, ) и ф 1, р 2 Д - 1) (см.фиг. 3), поэтому по истечении второго такта ввыходном регистре блока памяти 27.1( = 1, 2,, К) будет сформирован вычет й(а, ф) (см.форм. 7),На третьем такте модулярный код(У 1,В,;уМ, ) числа СМс выхода рЕгистра 16 кода младшей части произведенияпоступает на информационный вход блока 13формирования вычетов, на второй управляющий вход которого подается единичныйсигнал о 2=1(см. фиг.3). Поэтому на выходеблока 13 будет сформирован набор величин 45Чо(С), Ч 1(С,й 1 (а 1 Р 1, ", Ч к 1(С, йк(ак,Вк) (см. форм. 7 - 14), который передаетсяв блоки 18 суммирования вычетов через второй вход.На четвертом такте операции модулярный код числа 1 Си, с выхода регистра 16 поступает на информационныйвход блока 12 формирования вычетов, науправляющий вход которого с выходасдвигового регистра 8 подается сигнал из 55= 1 (см. фиг. 2), По истечении данноготакта на выходе блока 12 будет сформирован набор величин О 1(С), О 2(С), ,Ок(С) (см. форм. 1 - 6), который переда ется в блоки 18 суммирования вычетов,Параллельно с этим на четвертом такте модулярный код ( у 1 у 2у, ) числаС 1 к с выхода регистра 16 кода младшей части произведения через информацион. ный вход блока 17 формирования старшей части произведения поступает на вход схемы равенства кодов 43(см, фиг. 5), на выходе которой формируется признак а (см. форм.18), пересылающийся в элемент 45 задержки.По истечении Т-го такта на выходах блоков 20 и 15 суммирования вычетов будут ПОЛУЧЕНЫ НабОрЫ ВЫЧЕТОВЛо(А), Л 1(А) Лк(А), 1 к(А)иЛо(В), 1 к(В), которые на (Т+ 1) - м такте передаются в блок формирования старшей части произведения (фиг. 4). При этом величины Ло(В) и 1 к(В) поступают на входы первого сумматора по модулю во 30,0 Ло(А) и Л (А) (1 =1, 2, К- на вторые входы второго сумматора по модулю во 30.0 и сумматора по модулю в 31.соответственно, а 1 к(А) - на первые входы этих сумматоров. В результате во вспомогательных регистрах 32,0 и 33.0 формируются вычеты Но(В) =1(В) + Л о(В)во и р о(Р) =1(А) + + Л о(А)во, а во вспомогательном регистре 33.1 - вычет рф (А) =1(А) + Л (А)в для всех= 1, 2 К. Здесь через 1(Х) обозначается интервальный индекс числа Хб О, который связан с машинным интервальным индекса(ч 1(Х), следующим соотношениемк (Х), если 1 к (Х)в к - во - К + 2 1 к (Х) =1 к (Х) - п 1 к, в противном случае,По истечении (Т + 1)-го такта операции умножения группа блоков 20 суммирования вычетов получит набор вычетовЛо(В), Л 2(В) Лк(В) 1 к(В) который на(Т+2) - м такте пересылается в блок 17 формирования старшей части произведения, на информационный вход которого в это же время с выхода блока 10 задержки поступает код ф 1,ф 2 д - ) вследствие чего сумматор по модулю в 31.1 находит величину Н(В) = =1(В)+ Л (В)в( =1,2 К), Параллельно с этим модульные умножители 35,0 по модулю во и 35.1 по модулю т получают соответственно величины Но = МкНо(В)Но(А) во и ф Н(А)в ( = 1, 2, , К), которые записываются во вспомогательные регистры 37.0 и 37. (см, фиг, 4). По окончании. (Т + 2)-го такта группа блоков 18 суммирования вычетов получит набор вычетовЛо(С),Л 1(С) + й 1 (а 1,Р 1 ) 1 в,Лк(С) + йк(а - 1, Д - 1)вк, который на (Т + 3) - ем такте передается в блок 17 формирования старшей части произведения, На информационный вход блока 17 с вы 1667065 12хода блока 10 задержки поступает код (а 1,0;,2а - 1,) Вычет Ло(С) вместе с содержимым Но вспомогательного регистра137.0 поступает на входы вычитателя по модулю в 36,0, который завершает формирование цифры 9 о = 1 Но - Ло(С)пЪ интервального индекса (С) произведения С = АВ по модулю гп,. Так как на(Т+3) - ем такте на управляющий вход блока 17 формирования старшей части произведения подается сигнал ог+2 = 1, который подается на управляющие входы мультиплексоров 34 то вычет 1 Л(С) + Я ( а, Р) 1 п 1через информационный вход группы мультиплексоров 34. поступает на первый вход вычитателя. по модулю т 36. ( = 1, 2, ., К), на второй вход которого иэ вспомогательного регистра 37подается вычет 13 Н(А) 1 вь в результате во вспомогательном регистре 38. сформируется величина1, = А;(с+ й;(М; Д)-1, Ц,1 М еПараллельно с этим умножитель по модулю гп; 35, получает вычет 1 аН(В) вь который передается во вспомогательный регистр 37. ( = 1, 2 К). По окончании (Т+ 3)-го такта группа блоков 18 суммирования вычетов получает наборы величин з(С), 4(С), , К(С)ир 2(С), рЗ(С), р К(С), гдее е ) 1 д, е , е к;,рЮ-.т.,Ге,;,И),е:елк;ъ а Я 1(Х) определяется согласно форм, (4),На (Т+ 4) - м такте вычет 11 О иэ вспомогательного регистра 38,0 пересылается в первый регистр 39, вычет Н с выхода вспомогательного регистра 38. через информационный вход группы мультиплексоров 34. (сает+2 = О) поступает на первый вход вычитателя по модулю в; 36, , на второй вход которого из вспомогательного регистра 37поступает вычет 1 а Н(В) гл, Модульный вычитатель 36. получает величину 1 - д 1 гл = - (н - ан(В) 1 вь являющуюся дополне 1нием цифры ц интервального индекса (С) числа С по модулю гпь Вычет- д 1 тп записывается во вспомогательный регистр 38, ( = 1, 2 К). Параллельно с этим наборывеличин ( з(С), 4(С)к(С)и ( р 2(С), рэ(С), , р к(С)группы блоков 18 суммирования вычетов поступают на соответствующие входы блока 19 усеченного формирования интегральных характеристик модулярного кода, на третий вход которого иэ вспомогательного регистра 38,0 блока 17 формирования старшей части произведения поступает вычет 1 о . Вычет к(С) с выхода группы блоков 18 5 10 15 20 25 30 35 40 45 50 55 суммирования вычетов также пересылается в блок 17 во второй регистр 40 (см. фиг. 5), В блоке 19 усеченного формирования интегральных характеристик модулярного кода (см. фиг, 6) блока памяти хранения констант 46,1, 46.2, , 46.Ки группа схем 47 сравнения с константой формируют набор двухзначных признаковЯз, Я 4, до ", Як-;, д -1, Я, д, Яо, до, которые передаются в регистр 48 (см. форм. 20 - 26).На заключительном (Т+5)-м такте работы устройства элемент 49 (см. фиг. 6) по набору признаковЯз Я 4 д 4 " Як, дкЯ, д, Яо, до, поступающему на ее входы с выходов регистра 48 завершает формирование поправки Амербаева О(С) и знаковой функции з(С) (см, форм. 27 и 28), Знак з(С) с выхода блока 19 усеченного формирования интегральных характеристик модулярного кода передается на знаковый выход 25 умножителя, а поправка О(С) поступает на информационный вход блока 17 формирования старшей части произведения произведения,Параллельно с этим в блоке 17 (см. фиг.5) вычет до из первого регистра 39 поступает на первые входы блоков деления на вспомогательный модуль 41,1, 41,2, 41.К. На вторые входы блоков 41, ( = 1, 2, , К) и 41.К подаются соответственно величины 1-у 1 лц из вспомогательного регистра 38. и 1 к = к(С) из второго регистра 40. В результате блок деления на вспомогательный модуль 41, ( = 1, 2 К) на первом выходе получает- ю цифру 4 целочисленного приближения к дроби АВ/1по формуле (15), а на втором выходе - набор признаков ( е е - 1 е - о, (см, форм,(16), поступающий на входы элемента И 42, где определяются признаки е - 2, е - 1, е - о (форм. 17), Признаки е - 2, е - 1, е - о поступают на первый вход элемента 44, на второй и третий входы которого подаются величины О(С) и е, Элемент 44 формирует признак мультипликативного переполнения Ои (см. форм. 19), передающийся на выход 23 устройства. Модулярный код (у 1,у 2, .,Я,) старшейчасти Со произведения С = АВ снимается с первых выходов блоков деления на вспомогательный модуль 41,1, 41,2, , 41.Ки поступает на выход 22 устройства, Признаком конца операции умножения служит единичный сигнал еуе =сгг+= 1, появляющийся на сигнальном выходе 24 устройства,Инициация очередной мультипликативной операции в описанном устройстве для умножения чисел в модулярной системе счисления может быть осуществлена уже на втором такте текущей операции, т, е, максимальная частота обращена к данному умножителю20 25 30 35 40 50 составляет Ю 2 = 1/(21 ) (1- длительность модульного такта),Формула изобретения 1. Устройство для умножения чисел в модулярной системе счисления, содержащее первый и второй входные регистры, два мультиплексора, блок задержки, блок модульных умножителей, регистр сдвига, регистр кода младшей части произведения, первую и вторую группы блоков суммирования вычетов, блок формирования старшей части произведения и блок усеченного формирования интегральных характеристик модулярного кода, первый выход которого соединен со знаковым выходом устройства, первый и второй информационные входы которого соединены соответственно с информационными входами первого и второго входных регистров, управляющие входы приема кода которых соединены с информационным входом регистра сдвига и уп равляющим входом устройства, установочный и тактовый входы которого соединены соответственно с входами сброса и управления сдвигом регистра сдвига, выход первого входного регистра соединен с первыми информационными входами первого и второго мультиплексоров и первым входом блока модульных умножителей, второй вход которого соединен с выходом второго входного регистра и вторым информационным входом второго мультиплексора, управляющий вход которого и управляющий вход приема кода регистра младшей части произведения соединены с первым входом регистра сдвига, второй выход которого соединен с.управляющим входом первого мултьтиплексора, выход блока модульных умножителей соединен с информационным входом регистра младшей части произведения, выход второго мультиплексора соединен с входами блоков суммирования вычетов первой группы, выходы которого соединены с первым информационным входом блока формирования старшей части произведения, второй информационный вход которого соединен с выходом блока задержки, второй выход блока усеченного формирования интегральных характеристик модуля рного кода соединен с третьим информационным входом блока формирования старшей части произведения, четвертый информационный вход которого соединен с первыми выходами блоков суммирования вычетов второй группы и первым входом блока усеченного формирования интегральных характеристик модулярного кода, второй вход которого соединен с вторыми выходами блоков суммирования вычетов второй группы, третий выход регистра сдвига соединен с управляющим входом блока 51015 формирования старшей части произведения, первый и второй выходы которого соединены соответственно с выходами старшей части произведения и признака мультипликативного переполнения устройства, сигнальный выход которого соединен с четвертым выходом регистра сдвига, отл ич а ю щеес я тем, что, с целью повышения пропускной способности устройства, в него введены два блока формирования вычетов и третья группа.блоков суммирования вычетов, вход которых соединен с выходом второго входного регистра, а выходы - с пятым информационным входом блока формирования старшей части произведения, шестой информационный вход которого соединен с выходом регистра младшей части произведения и первыми информационными входами первого и второго. блоков формирования вычетов, выходы первого и второго входных регистров соединенысоответственно с вторым и третьим информационными входами второго блока формирования вычетов, первый и второй управляющие входы которого соединены соответственно с первым и пятым выходами регистра сдвига, шестой выход которого соединен с управляющим входом первого блока формирования вычетов, выходы первого и второго блоков формирования вычетов соединены соответственно с первым и вторым входами блоков суммирования вычетов третьей группы, третий вход блока усеченного формирования интегральных характеристик модулярного кода соединен с третьим выходом блока формирования старшей части произведения, выход блока модульных умножителей соедйнен с выходом младшей части произведения устройства, второй информационный вход которого соединен с вторым информационным входом первого мультиплексора, выход которого соединен с входом блока задержки.2.Устройствопо п,1, отл ича ющеес я тем, что блок формирования старшей части произведения содержит К узлов вычисления цифр интервального индекса произведения по модулям пц (К - число оснований модулярной системы счисления; ) = О, 1, , К), два регистра, К блоков деления на вспомогательный модуль, элемент И, схему равенства кодов, элемент задержки и элемент И - ИЛИ - НЕ, причем узел вычисления цифр интервального индекса произведения гю модулю гпо содержит два сумматора, умножитель и вычитатель по модулю ао и четыре вспомогательных регистра, при этом выход первого сумматора по модулю ео через первый вспомогательный регистр соединен с первым входом умножителя по модулю во, второй вход которого через второй вспомогательный регистр соединен с входами делителя с первого по (К) блоков выходом второго сумматора по модулю що, деления на вспомогательный модуль, выход выход умножителя по модулю точерез тре- четвертого вспомогательного регистра узла тий вспомогательный регистр соединен с вычисления цифр интервального индекса первым входом вычитателя по модулю що, 5 произведения по модулю во соединен свыход которого соединен с входом четвер- третьим выходом блока и входом первого того вспомогательного регистра, а узел вы- регистра, выход которого соединен с входачисления цифр интервального индекса ми делимого К блоков деления на вспомогапроизведения по модулю т (1 = 1, , К) тельный модуль, первые входы которых содержит сумматор, вычитатель и умножи соединены с первым выходом блока, второй тель по модулю пц, три вспомогательных выходкоторогосоединенсвыходомэлеменрегистра и мультиплексор, выход которого та И - ИЛИ-НЕ, первый входкоторогосоедисоединен с йервым выходом вычитателя по нен с выходом элемента И, входы которогомодулю щ 1, выход которого через первый соединены соответственно с вторыми вы, вспомогательный регистр соединен с пер ходами К блоков деления на вспомогатель, вым информационным входом мультиплек- ный модуль, а второй - с выходом элементасора; выход сумматора по модулю щ через задержки, вход которого соединен с выховторой вспомогательный регистр соединен дом схемы равенства кодов, вход которойс первым входом умножйтеля по модулю вь соединен с шестым информационным вховыход которого через третий вспомогатель дом блока, третий информационный вход ный регистр соединен с вторым входом вы- которого соединен с третьим входом элечитателя по модулю в, управляющие мента И - ИЛИ-НЕ, второй вход К-го блока входы мультиплексоров узлов вычисления деления на вспомогательный модуль соедицифр интервального индекса произведения нен с выходом второго регистра.по модулю в объединены и соединены с 25 З,Устройствопоп.1, отличающее- управляющим входом блока, первый инфор- с я тем, что блок усеченного формирования мационный вход блока соединен с входами интегральных характеристик модулярного второго сумматора узла вычисления цифр кода содержит Кблоков памяти хранения интервального индекса произведения по мо- констант, группу схем сравнения с констандулю пь и входами сумматоров узлов вычис- ЗО той, регистр и элемент И-ИЛИ-НЕ, первый ления цифр интервального индекса и второй выходы которого соединены соотпроизведения помодулюгпь пятыйинформа- ветственно с первым и вторым выходами ционный вход блока соединен с входами блока, второй вход которого соединен с первого сумматора узла вычисления цифр. первыми адресными входами (К) блоков интервального индекса произведения по 35 памяти хранения констант, выходы кото- модулю во, второй вход вычитателя которого рых и выходы схем сравнения с константой и вторые информационные входы мульти- группы соединены с соответствующими плексоров узлов вычисления цифр интер- входами регистра, выходы которого соедивального индекса произведения по модулю нены с входами элемента И - ИЛИ-НЕ, перпц соединены с четвертым информацион вый вход блока соединен с вторыми ным входом блока, второй информационный адресными входами с первого по(К) бловход которого соединен с вторыми входами ков памяти хранения констант и входами умножителей узлов вычисления цифр интер- схем сравнения с константой группы, тревального индекса произведения по модулю тий вход блока соединен с вторым адресным пя, выходы первых вспомогательных регист входом (К) - го блока памяти хранения конров которых соединены соответственно с стант.