Кодров

Устройство для вычисления преобразования фурье-галуа

Загрузка...

Номер патента: 1789992

Опубликовано: 23.01.1993

Авторы: Вариченко, Кодров

МПК: G06F 15/332

Метки: вычисления, преобразования, фурье-галуа

...Фурье-Галуа вычисления производятся по модулю целого числа, в данном случае по модулю числа М=2 Р, где р - простое число, то умножения на коэффициент представляют собой циклические сдвиги кодового слова. Реализовать умножения на коэффициент можно простой коммутацией входов и выходов умножителей,4. С выходов р умножителей 4 значения отсчетов хО): Щх(р - 1), умноженные соответственно на 2,2 ,2 Р поступают на информационные входы второй группы регистров 2 соответственно и на входы сумматора 5 р-разрядных чисел по модулю М=2 Р, Сумматор 5 р-разрядных чисел по модулю М=2 Рсостои из обычного сумматора р-разрядных чисел и р-разрядного сумматора, служащего для коррекции результатов суммирования по модулю М, В результате суммирования получаем...

Устройство тактовой синхронизации

Загрузка...

Номер патента: 1758904

Опубликовано: 30.08.1992

Авторы: Буткевич, Вариченко, Кодров, Устрехов, Шульгин

МПК: H04L 7/02, H04N 7/13

Метки: синхронизации, тактовой

...формирователя 4 измерительных стробов, Фазовый компаратор 6 производит привязку фазы входного сигнала (фиг. 2 м) к фазе одного из сигналов с выходов мнагаатводной линии 3 задержки. Так как суммарная длительность измерительных стробав (фиг. 2,д-л), соответствующих М сдвинутых па фазе тактовых последовательностей, полученных путем задержки ат одного кварцевого генератора 2, перекрывает весь пе" риод входного сигнала, та, очевидно, что Фронт любого из импульсов входного сигнз 25 30 ф 5 40 4 Г 50 55 ла (фиг. 2, м) совпадает с одним из измерительных страбов (фиг. 2,д-л). Это совпадение зафиксируется фазовым компараторам 6(который, например. может быть выполнен в вгде набора из Й триггеров О-типа, на обьединенные тактовые входы которых...

Фазовый синхронизатор

Загрузка...

Номер патента: 1739491

Опубликовано: 07.06.1992

Авторы: Буткевич, Вариченко, Кодров, Шульгин

МПК: H03K 5/135

Метки: синхронизатор, фазовый

...длительности достигается фиксацией импульсов, длительность которых достаточна для определения принимаемого бита информации ("Лог. 1" или "Лог, 0"), Это осуществляется путем введения необходимой задержки во времени на выводтактирующего импульса, которая равна где т - длительность импульса в тактовойпоследовательности одной фазы;1 - количество т, пропорциональноедлительности импульса, достаточной для устойчивого чтения бита информации,Величина К для различных частот входных данных определяется экспериментально (обычно, К = и/2, где и - количествоиспользуемых многофазных тактовых последовательностей при длительности сходных передаваемых импульсов 1= и г).Этим обусловлено и введение второйгруппы из и элементов И, и триггеров О-типа и...

Устройство выделения сигнала кадровой синхронизации

Загрузка...

Номер патента: 1704290

Опубликовано: 07.01.1992

Авторы: Буткевич, Вариченко, Кодров, Устрехов, Шульгин

МПК: H04N 5/08

Метки: выделения, кадровой, сигнала, синхронизации

...1:.т к поя)л ги 0на Выходе четвертого .-;.емента И В 1:ЛО 4 СоущЕСТЕЛяс.гся агаЛИЗ 1 ЕКущего состоя;я Выходов р:- стра 1 согласно )гРгав 11 ЕНИЮу = /а Ях);/х/а Я)з/ х /азГ ",//аЗ)2/,гдеу-логический сиг 11 ал на ьхоечс 1 вертого элемента И 9. 3". 1 О С В и еч 1 ае тся о,) н агру Яке ие поСгЕДа. аЕЛ 1 ГТ 4 С лаг. Ч "т РСХ С,ХРОС. ЛО СГСт.: С Гва Ч: Хра 141 а КВДГг.)В,С , Ч 1;Сггт.Ет ЧС:"Ог,: 1,Гцк СТрК, а ден , ра . р 7 о."г-ружггват (и) :о,г;у сч.тчи:а 1. 1 сгл.:г 1 В);10 г., 1:ОГ,", сУ 11 а.ь 51 ДЛИТГ Л НОГТ ПР 1151. СТ,)ак РЛЛНЭ;"г 1 Г 1 ревы)ает длитег Ость кад "р 51 -тсл С гна 1 С 1,. /.Ода дж грГ)1, г гсЭЗ,)ЕгПгс Г П)ЬХО.".ДЕ 1.Е 1. ЕгХОД ует Г;й)Ва Чогг а порвьй1 с зн,1 1 с 1 ала с,Х(да че ГВ.ОТО"ЛС 110 г Га И, ЯВЛЯ)1 Гг. я Прхэ...

Устройство для умножения двух чисел

Загрузка...

Номер патента: 1667059

Опубликовано: 30.07.1991

Авторы: Вариченко, Кодров

МПК: G06F 7/52

Метки: двух, умножения, чисел

...26 поступает мультиплексоры 30, 31 переключаются в пона вход адреса разрядного мультиплексора ложение, обеспечивающее поступление 16. что поиводит к появлению на выходах сигналов с входов Ь, Ь блока на входы Ь 1 , Ь блока сигналов "0". "1" на выходе 30 первого слагаемого третьего и - разрядного элементаИ 21 являетсятакжесигналомкор- сумматора 32 и сигналов "0" - на входы рекции по старшим разрядам на выходе 1 второго слагаемого и - разрядного сумблока, При этом на выходе ц блока форми- матора 31. П ри "О" на входе К блока руется сигнал блокировки по нулю в виде п - разрядные мультиплексоры 30, 31 пе- "1",При "1" на одном из входов а+1 или Ьл+1 35 реключаются в положение, обеспечиваю- (например Оа + - 1, Оь =О, т. е. при щее поступление...

Устройство для вычисления преобразования фурье-галуа

Загрузка...

Номер патента: 1665385

Опубликовано: 23.07.1991

Авторы: Вариченко, Кодров, Устрехов

МПК: G06F 17/14

Метки: вычисления, преобразования, фурье-галуа

...приводит к появлению на инфор-.мационном выходе 31 устройства последнего коэффициента Х(0) ППФ Г первой входной последовательности.2 Р-й тактовый импульс приводит к записи Р-го отсчета х(Р - 1) следующей входной последовательности и началу вычисления коэффициентов ППФГ, которое производится аналогично.Вычисление ППФГ может продолжаться в реальном времени, так как коммутатор 10 не переключается, заблокированный че ся первым триггером 18 (лог, "1" на прямом выходе). Данные с выходов первой группы из Р-регистров 11.111.Р через коммутаторы 17.117.Р и умножители 19,119,Р 15 на коэффициент поступают на О-входыгруппы из Р регистров 15 115.Р, Р-й импульс выхода элемента 7 задержки записывает во вторую группу из Р регистров 15.1, 15.Р данные с их...

Устройство для вычисления преобразования фурье галуа

Загрузка...

Номер патента: 1645966

Опубликовано: 30.04.1991

Авторы: Вариченко, Дробенко, Кодров

МПК: G06F 15/332

Метки: вычисления, галуа, преобразования, фурье

...М=Р2 -1. СумматРор 5 Р-разрядных чисел по модулю М=2 -1 состоит из обычного сумматора Р-разрядных чисел и Р- разрядного сумматора, служащего для коррекции результата суммирования по модулю М, В результате суммирования получаем спектральный коэффициент Б(Р). Следующий (Р)-й или снова первый тактовый импульс приводит к появлению уровня " 1" на первом выходесдвигового регистра 8, включению йБ- триггера 6, соединению вторых инфор" мационных входов коммутаторов 3 с их выходами, записи первого отсчета новой входной последовательности в первьо 1 регистр первой группы регистров 1 и записи результатов умножения предыдущего такта во вторую группурегистров 2, С выходов второй группырегистров 2 через коммутаторы 3 результаты первого умножения снова...

Цифровой фильтр

Загрузка...

Номер патента: 1635251

Опубликовано: 15.03.1991

Авторы: Вариченко, Кодров

МПК: H03H 17/00

Метки: фильтр, цифровой

...К)р Р ) где и - разрядность счетчика,К - постоянное число, пропорциональное величине задержкиР - частота генератора 7 тактоВЫХ ИМПУЛЬСОВ.При достижении счетчиком 8 числа К на его выходе формируется импульс лог. "1"), который поступает на тактовый вход Р-триггера 9 и переключает его в состояние, соответствующее уровню сигнала на его информационном входе.Таким Образом, на выходе цифровог фильтра формируются задержанные сигналы, соответствующие импульсам видеосигнала на его входе.При появлении помехи(импульса в паузе видеосигнала или врезки при наличии видеосигнала) длительностьюна выходе элементов И 2 или 3 (в первом случае - на выходе элемента И 2, во втором случае - на выходе элемента И 3) формируется сигнал дог. "1", который через...

Преобразователь серии импульсов в прямоугольный импульс

Загрузка...

Номер патента: 1383473

Опубликовано: 23.03.1988

Авторы: Воронов, Жох, Кодров

МПК: H03K 5/156

Метки: импульс, импульсов, прямоугольный, серии

...в определении периода следования импульсов входной серии и задержке серии импульсов, поступающейс выхода элемента 2 задержки на входэлемента И 5 блока, на период и происходит следующим образом.В исходном состоянии прямые выходы триггеров 8-10 имеют нулевойлогический уровень, счетчик 12 и буферный регистр 14 - обнулены, 15Первый импульс входной серии(фиг.2 а), поступающий на вход элемента И 5, на другой вход которого поступает единичный логический уровеньс инверсного выхода триггера 9, вызывает появление единичного логического уровня на выходе элемента И 5и взводит первый триггер 8, единичный логический уровень с прямого выхода которого разрешает прохождение 25импульсов с выхода задающего генератора 13 через элемент И 6 на...