G06F 7/72 — с помощью арифметического остатка

Номер патента: 163431

Опубликовано: 01.01.1964

МПК: G06F 7/72

Метки: 163431

...р устойчивых состоянии состояние фиксируется загораииеът тиратроиа).В регистре 1 и регистре 111 загорание ячеек Рг 1 о, 131-32: означает запись на соответствующем регистре Цифры о данного разряда системы остаточных классов.Тифрвт о т: итого разряда системы остаточных классов записывают в видегде оъ Цифра,1 ее индекс.Пом чают ячегки регистров ри сумматора гмя СГ.ВО 1 П ттижтгтаттт(д) и верхним(на схеме помечены ЛИЪПЬ-ЯЧЕЙХИ регистра 1). Нижние повтетктт распологают по воз 7ст-п тРЗСТЭНИЮ ВЫЧЭТОВ ПО МОДУЛО Р, 8 верхниепо возрастанию индексов но модулю Р. Загораше тиратрона сумматора Сма при операции сатожения означает фиксироватттте Цифры о с индексом 1 (т. е, символа , а при операции умножает-кияЦифры З с индексом 1 (т. е....

Номер патента: 249767

Опубликовано: 01.01.1969

Автор: Долгов

МПК: G06F 7/72

Метки: 249767

...входных и выходных конъюнктнвньх элементов, Входы сумматора через входные конъюнктивные элементы подключены к входным шинам матрицы, а выходные шины последней через выходные конъюнктивные элементы подключены к выходам сумматора известного устройства. Недостатком является то, что реализуемая с пом ощью конъсонктивных элементов ком м утация входов и всыходов сумматора с входными и выходными шинами матрицы не позволяет охватить контролем все его оборудование.Предлагаемый сумматор отличается тем, что в него включены по два конъюнктивных элемента для нулевых входных шин матрицы и для нулевого выхода сумматора; все входы и выходы сумматора связаны с соответствуюсцими шинами матрицы через коныонктивные элементы одной группы непосредственно...

Номер патента: 259479

Опубликовано: 01.01.1970

Автор: Долгов

МПК: G06F 7/72

Метки: вычетов, сумл1атор, табличный

...при основном и контрольном просчетах одних и тех жерезультатоввыхода. Выходной сигнал Р возоуждается .при правильной работе сумматора (отсутствие сбоя), а сигнал Р" в том случае, если при реализации операции возбудится более чем одна выходная шина из т,:1, либо не возбуждается ни одна из упомянутых шин (именно это и будет в дальнейшем пониматься под сбоем).Выходной сигнал Р, снимаемый с одного из выходов схемы Я обнаружения сбоев, управляет первой из упомянутых двух групп коньюнктивных элементов, а сигнал Р", снимаемыц с другого выхода, второй груженной элементов.Рассмотрим работу сумматора.Пустьпервое слагаемое,- второе слагаемсе, а р их сумма по модулю т, т. е. + - р, причем значения , , и ассоциируются с возбуждением...

Номер патента: 268751

Опубликовано: 01.01.1970

Авторы: Луцкий, Овчинников

МПК: G06F 7/72

Метки: использующее, классов, остаточных, систему, суммирования, чисел

...соответственно в первом, втором, третьем, четвертом и пятом разрядах. К свободным входам схем И 17, 72 - 75 подключен прямой выход, а ко входам схем И 16, 68 - 71 - инверсный выход блока анализато,ра, в котором выполнены следующие соединеия: схема И 80 подсоединена к схемам И 81 - 84, которые, вместе со схемами И 85 - 88 объединены схемой ИЛИ 89, являющейся выходом блока анализаторов. На вход "хемы И 80 подаются сигналы, инверсные зт переменных первых разрядов обоих слагаемых. Ко,входам схемы И 81 подсоединены выходы схем ИЛИ 13 - 15 и схемы И 80, Ко входам схемы И 83 подключены выхо 5 10 15 го 25 30 35 40 45 50 55 60 65 ды схем ИЛИ 15, 36, 28 и схемы И 80. Ко входам схемы И 84 подключены выходы схем И 42, 36, 18, 80. Ко входам схемы И...

Номер патента: 332460

Опубликовано: 01.01.1972

Автор: Карпухин

МПК: G06F 7/72

Метки: модулю, сумматор

...= 7 (мод 13).Условие А) В означает, что в позиционной части сумматора переноса из последнего т-го разряда нет. Действительно, представим входные операнды А и В следующим образом: А = 2 щ - а; В = 2 шЬгде а и Ь меньше единицы. Тогда:А = 2 т- - 2 ш-а - 1, иА+Вш2 ша - 1+2 1при этом условие отсутствия переноса изпоследнего разряда сумматора можно представить в виде:А+ В (2-,откуда: 2 П- - 2 П- а - 1 + 2 щЬ ( 2 щ-или: 2 щЬ (2 щ а+.1что полностью соответствует условию А ) В.Действительно, если А = В, то2 Па(2 Па+1,или же А = В - 1, т, е. А(В, то:2 ш -а2 та 1-1и т. д., т. е. при условии А ( В в позиционной части сумматора будет перенос.Схема сумматора приведена на чертеже.Сумматор содержит вентили 1 сложения- вычитания для инвертирования...

Номер патента: 341034

Опубликовано: 01.01.1972

Авторы: Бобров, Журкин, Код

МПК: G06F 7/72

Метки: модулю, одноразрядный, сумматор

...всех четных постоянных тактов, Выходы этой группы элементов, регистра сдвига подсоединены к обмоткам записи соседних соответственно элементов нижней группы, обмотки считывания которых подключены к выходу К-ста бильного динамического триггера (выход й-й ячейки). Выходы элементов нижней группы регистра сдвига соединены с обмотками записи верхней гру 1 пы элементов регистра сдвига соответственно. Выход регистра сдвига (элемент 25 3 ) подсоедннеп к установочному входу К- стабильного динамического триггера по записи, выход К-стабильного динамического триггера (элемент Й) - выходу сумматора по модулю К. 30Слагаемые подаются в фазоимпульсном коде, причем каждому из Уг возможных значений (О, 1, 2 й - 1) соответствует наличие имлульса тока в...

Номер патента: 346720

Опубликовано: 01.01.1972

Авторы: Карпухин, Кокорин

МПК: G06F 7/72

Метки: модулю, переменныхпо, суммирования

...для суммирования содержит позиционный сумматор 1 гг чисел, цепозцццонцые сумматоры 2, соединенные своими входами с ог выходами 8 младших разрядов позиционного сумматора, анализатор 4, который реализует функцию переносов цз старшгтх разрядов позиционного сумматора, Входы анализатора подключены к выходам 5 старших разрядов сумматора 1 и к выходам 6 переносов из старших разрядов цепозцццоцных сумматоров 2, Схемы И 7 разрешают передачу суммы с ггг младших разрядов 3 позиционного сумматора 1 цлц суммы с одного цз непозцццопцых сумматоров 2 в зависимости от состояния выходов анализатора 4, а схема ИЛИ 8 объедг 1 ггяет выходы схем И 7.Устройство работает следуюцьим образом.Слагаемые подаются ца входы позиционного сумматора 1. Выходы 8 ггг...

Номер патента: 352275

Опубликовано: 01.01.1972

Авторы: Вышинский, Петущак

МПК: G06F 7/72

Метки: арифметическое, классов, остаточных, системе

...3. тем, атор щий еты- чис- сум- тров Вычитание. При выпо вычитания (А - В) на сумма обратный код числа В, а иь 20 остальном работа арифметиче аналогична работе при опера У множенне. Операцияацп мнении оп тор 5 пос енно (Р ского устр ции сложе умножени тупа- в), ойст арифметическ ия количесг4 -ствляется согласно выражения (А+В- (А - В)з 4=АВ ( кативная инверсия жения выполняется1 такт, Вычисляе 0 подается на вход к 2 огокотораатора б Изобретение относится к области вытельной техники и предназначено для пония арифметических устройств ЦВМ, рающих в системе счисления остаточныхсов.Известно арифметическое устройство втеме остаточных классов, содержащее двагистра числа, два регистра результатов,личный сумматор и умножитель, Причемгистры...

Номер патента: 352276

Опубликовано: 01.01.1972

Авторы: Со, Трофимов

МПК: G06F 7/72

Метки: модулю, сумматор

...шинам сумматора, но мера которых сравнимы по числу, равному округленному до ближайшего целого в большую сторону корню квадратному из модуля, с номерами вертикальных и горизонтальных входных шин второй матрицы элементов И, а 15 горизонтальные и вертикальные входные шины третьей матрицы элементов И подсоединены через элементы ИЛИ первой и второй групп элементов ИЛИ к тем входным шинам сумматора, частные от деления номеров 20 которых на округленный до ближайшего целого в большую сторону корень квадратный из модуля, округленные до ближайшего целого в меньшую сторону, равны номерам входных горизонтальных и вертикальных шин 25 третьей матрицы элементов И.352276 48/2 / 5,Д Я 6/д 3 4 И/ 63 7// чг А ставитель И. Долгушева Техред Е, Борисова...

Номер патента: 356645

Опубликовано: 01.01.1972

Автор: Трофимов

МПК: G06F 7/72

Метки: модулю, сумматор

...смежных классов фактор-группы от аддитивной подгруппы О, 3, 6 по модулю 9.Входные шипы иь ссь аз (Рь Рь Рз) группы 4 (5) дизъюнктивных элементов подсоединены к входам двухвходовых элементов И матрицы 3. Общее число элементов И в матрице 3 равно 3;к 3, причем к каждому элементу И подсоединена одна шина а; н одна шина р,.Все выходные шины у, - уз матрицы 3, возбуждение которых соответствует одной и той же образующей смежного класса, обьедннены в одну выходную шину.Входные шины устройства, соответствующие числам О, 1, 2, подключены к элементу ИЛИ с выходной шиной а(Ь 1). Входные шины, соответствующие числам 3, 4, 5, подключены к элементу ИЛИ с выходной шиной аз(Ь,).Входные ипшы, соответствующие числам 6, 7, 8, подключены к элементу ИЛИ с...

Номер патента: 409219

Опубликовано: 01.01.1973

Автор: Орлов

МПК: G06F 7/72

Метки: вычисления, классов, модуля, остаточных, системе, числа

...вычитаемых в каждый сумматор и в соответству)ощий элемент индикации - остаток Гпосле чего в сумматорах находятся разности Ь 21 = Гг - Г, (гпос 1 рг); Лз(=Гз - Г, (гпос 1 Рз) и т. Д., гДе 0;51 (Р. - 1, Эта операция равносильна переносу остатка Г, в левую часть сравнений (2) и приводит к системе сравненийЛ 21= 012 (гпос 1 рг) Л 31= О 3 + 023 (гпос 1 рз) Ь 41 = 014 + 024 + 034 (гпос 1 р 4) (3) Ь,1=: с 1+ 0.+ 03+, "+ 0(. - )(гпос 1 р), что дает возможность в сравнении Ь 21= 012 (гпо(1 рг) однозначно определить значение 012 = Ьгь так как они оба положительны и каждый меньше рг, Следовательно, в сумматоре 2 находится известный остаток а 12. 5 10 15 20 25 30 40 45 50 55 60 65 4Перед тем, как провести очередную математическую операцию, блок...

Номер патента: 361460

Опубликовано: 01.01.1973

Автор: Мкртч

МПК: G06F 7/72

Метки: модулю, накапливающий, сумматор, •3

...И, а также с первым входом порогового элемента первого нейрона, и подключен к прямому выходу ведомого элемента первого триггера. Четвер 36146 О5 10 15 20 Х О 1 2 В троичной системе модулю происходит в х, О О О 1 у, О 1 2 О 5, О 1 2 11 1 2 2 2 1 2 О 1 2 2 О 2 О 1. тый вход порогового элемента первого нейрона соединен со вторым входом своей схемы И, а также с первым входом порогового элемента второго нейрона, и подключен к прямому выходу, соответствующему младшему члену разряда первого слагаемого х;. Второй вход порогового элемента второго нейрона соединен со вторым входом своей схемы И, а также с пятым входом порогового элемента первого нейрона, и,подключен к прямому выходу, соответствующему старшему члену разряда первого слагаемого....

Номер патента: 365705

Опубликовано: 01.01.1973

Авторы: Вител, Яковотев

МПК: G06F 7/72

Метки: модулю, сумматор, четырехвходовый

...весами и соответствующими знаками. При этом сумма входных сигналов, получаемая с помощью трансформаторов, имеетВид. 51 = х 1+Х 2 - хз Х 4, 52 = Х 1 - х 2+хз - х 4,Для обеспечения суммирования входных сиг 25 палов с соответствующими знаками входныеООМОТКП ИМЕ 10 Т ОДИНаКОВОЕ КОЛИЧЕСТВО ВИТКОВ;обмотки трансформатора 1, на которые подаются сигналы х, и Х 2, а также обмотки трансформатора 2, на которые подаются сигналы х,Зо и хз, включены в одном направлении, а остальСоставитель Ю. РозентальРедактор Б, Нанкина Техред Л. Грачева Корректор О, Усова Заказ 1043ЦНИИПИ Комитет Изд.1105о делам пзобретосква)К,Засорская )ПОГраф 3ные входные обмотки обоих трансформаторов включены в противоположном направлении, Трансформаторы 1 и 2 имеют по две...

Номер патента: 376770

Опубликовано: 01.01.1973

Автор: Черв

МПК: G06F 7/72

Метки: дробей, классов, округления, остаточных, представленных, системе, счисления

...1 для помещения разрядов дроби, представлениой в СОК (каждый разряд дроби предоставляется в двоичном коде), разрядные дешифраторы 2, матричные сумматоры 3, числовые лицедейки 4 одностороннего накопителя,Устройство работает следующим образом, Дробь Л = (Л ЛХ), подлежащаяпреобразованию помещается в регистры 1.Помещаются в регистр Х, представленные в двоичном коде. С выхода регистров 1 информация поступает на вход дешифраторов 2, где происходит расшифровка поступивших значений Х;. С выхода дешифраторов 2 сигналы поступают на один из входов сумматоров 3, на второй вход которых поступают сигналы с выхода дешифратора, соответствующего основанию, по которому происходит округление. В сумматорах 3 происходит вычитание числа Е из значений Х;, т....

Номер патента: 377771

Опубликовано: 01.01.1973

Автор: Черв

МПК: G06F 7/72

Метки: классов, остаточных, системе, сумматор

...Б, Н а входных регистр ах могут быгь представлены остатки шсел (О, 1, 2, 3, 4) по модул 10 пять,Операционная матричная схема выполнена на ферритовых сердечниках С 11 - С 1 а с оомотками Уподготовки и распределяющими обмотками Гр. Схема ИЛИ выполнена на диодах,Начальная установка элементов схемы производится по шине НУ путем подачи импульса тока в обмотки подготовки, П)тп .этом все сердечники подготовлены внпз и распределяющие обмотки имеют большое индуктивное сопротивление для токов т /, и УхФ 1В первом такте в регистры 1 и Б вводится пнфора 1 ация о Величинах слагаемых остатф ов путем подачи импульсов на один пз входов 0(А) - 4(А) и на один из входов О(Б) - 4(Б). Сердечники, в обмотки подготовки которых поступают пмпульсы,...

Номер патента: 378845

Опубликовано: 01.01.1973

Авторы: Бочоришвили, Изобретени, Ладари, Метрологии

МПК: G06F 7/72

Метки: арифметическое, классов, остаточных, системе

...позволяет преобразовать содержимое приемного регистра в дополнительный код, для этого высокий управляющий сигнал подается на вход Сг, В случае, когда содер жимое приемного регистра требуется пере3дать в прямом коде, высокий управляющий сигнал поступает на вход С,.Выходы дешифраторов Д, и Дг поступают на соответствующие входы матрицы М, При этом каждый из элементов 1/ (1=1 - :3, =1 - :3), реализующих логическую функцию И, расположен на пересечении соответствующей пары выходов схем Дг и СП.Каждому из элементов И матрицы М приписываются значения результатов операций сложения, вычитания и умножения (по модулю 3), выполняемые над величинами, соответствующими, значениям пары входов матрицы, на пересечении которых расположен данный элемент...

Номер патента: 419891

Опубликовано: 15.03.1974

Автор: Василенко

МПК: G06F 7/72

Метки: арифметическое, классов, остаточных, системе

...умножения), при сложении, если операнды имеют одинаковые знаки, при вычитании, если знаки операндов разные (через схемы передачи операндов в прямом коде). Если при выполнении операции сложения первый операнд положителен, а второй отрицателен и при выполнении операции вычитания оба операнда положительны, то первый операнд передается в прямом, а второй . - в дополнительном коде. Если при выполнении операции сложения первый операнд отрицателен, а второй положителен и при выполнении операции вычитания оба операнда отрицательны, то первый операнд передается в дополнительном, а второй - в прямом коде. Управление передачей операндов в том или ином коде осуществляется схемой определения знака и управления схемами передач операндов. При...

Номер патента: 855659

Опубликовано: 15.08.1981

Автор: Червяков

МПК: G06F 7/72

Метки: модулю, сумматор

...чисел А и В по модулю пять, выходные обмотки 6-10 ферритовых сердечников результата суммы чисел при одинаковых знаках чисел А и В; выходные обмот" ки 11-15 ферритовых сердечников резу льтата суммы порядка при разных знаках порядков чисел А и В; выходнуюобмотку 16, вырабатывающую признакпереполнения при одинаковых знакахчисел А и В; выходную обмотку 17определения знака результата суммычисел при условии, что абсолютнаявеличина числа А больше, чем абсолютная величина числа В или при равенстве абсолютных величин чисел А и В; входные регистры 18 и 19 хранения соответственно чисел А и В в коде 1 из в; вход 20 "Операнды+", вход 21 Операнды-", вход 22 "А+В"; вход 23 "А-В+"; первую группу элементов И 24 для формирования зна 0 5 20 25 30 35...

Номер патента: 857992

Опубликовано: 23.08.1981

Автор: Червяков

МПК: G06F 7/72

Метки: арифметическое, классов, остаточных, системе

...4 Р,значенйя порядкапо основанию Р где П р и м е р 1. В естественной форме число представлено в виде 0,101101. После введения масштаба это число будет записано в виде 1 О 11 О 1.1 О .П р и м е р 2. В нормальной форме число представлено в виде 0,100101.10, После введения масштаба это число будет записано в видеМантисса числа и порядок представлены в СОК. Для представления мантиссы используется система оснований СОК Р,Р, ,.,Ри, которая определяется диапазоном представленйых в ЦВМ чисел. Для представления порядка отводится одно основание Р . При этом должно выполняться неравенство Р А ъ , , где их - диапазон порядка, представленного в позиционной системе счисления.Знак порядка целесообразно ввести в явном виде, тогда К чисел, которые...

Номер патента: 881745

Опубликовано: 15.11.1981

Авторы: Василенко, Григорьев

МПК: G06F 7/72

Метки: арифметическое, классов, остаточных, системе

...ИЛИ, узел задержки, вход которого соединен с выходом первого элемента ИЛИ, первый вход которого является первым входом блока и соединен с первыми входами первого и четвертого элементов И, первый вход второго элемента ИЛИ соединен с первым входом второго элемента И и является вторым входом блока, второй вход второго элемента ИЛИ соединен с первым входом третьего элемента И и третьим входом первого элемента ИЛИ и является третьим входом блока, вторые входы первого, второго и третьего элементов И объединены и подключены к первому выходу узла задержки, выходы первого, второ. го элементов И и третьего элемента ИЛИ являются соответственно пятым, шестым и седьмым выходами блока, выход третьего элемента И соединен с первым входом третьего...

Номер патента: 883903

Опубликовано: 23.11.1981

Авторы: Гварамия, Себуа, Хацкевич, Чачанашвили

МПК: G06F 7/72

Метки: классах, остаточных, представленных, системе, суммирования, счисления, чисел

...подключены к выходам суммирующей матрицы, вторые входы соединены с выходами первого и второго регистров и входами значения соответствующего модуля устройства соответственно, авыходы подключены ко входам элемента ИЛИ, выход которого подключен куправляющим входам элементов И первойи второй групп, вторые входы которыхсоединены со входами соответствующейконстанты устройства и с выходамисуммирующей матрицы соответственно,выходы элементов И первой и второйгрупп соединены со вторыми входамиэлементов ИЛИ соответствующих групп.На фиг.1 показана блок-схема уст"ройства для суммирования; на фиг.2схема суммирующего блока для одногооснования,Устройство содержит п разрядов 1(блоков сложения по модулям Р РРР), каждый из которых состоит из элементов И 2...

Номер патента: 885999

Опубликовано: 30.11.1981

Автор: Краснобаев

МПК: G06F 7/72

Метки: модулю, сложения, умножения, чисел

...первый и второй элементы И-Н33 и 34, выходной регистр 35. 50Первый коммутатор 19 определяетрезультат модульного умножения табл,1и операции модульного сложения для 11 й ф квадрантов табл.З (т.е. для.30 0 р =О, фп =1,=1)В зависисти от кода операции (умноженияи и "сложения) первый коммутатор 19определяет результат модульного умножения или сложения, т,е. первыйкоммутатор совмещает выполнение двухопераций. 60Первая и вторая группы выходовпервого коммутатора 19 определяютрезультат модульного умножения, причем первая группа выходов определяет значения 1-: .ф - , а вторая Р 112-. 65 г-;Р.;- . Третья и четвертая группы вы-.ходов первого коммутатора 19 определяют результат модульного сложения для Ц и 111 квадрантов табл.З,причем третья группа,...

Номер патента: 890393

Опубликовано: 15.12.1981

Авторы: Ташлинский, Шнайдер

МПК: G06F 7/72

Метки: модулю, сумматор, три

...по модулю три работаетследующим образом Контролируемый двоичный код поступает параллельно на вХоды 14 и 15. Пусть на вход 14 поступает нечетный о разряд двоичного кода, на вход 15 четный. В этом случае во втором триггере 9 хранится младший разряд остат-ка, в триггере 5 - старший. В процессе работы на входы 14 и 15 могут пода 25,ваться коды "00", "01", "10", "11",а в сумматоре может храниться оста"00" и "11" образуют на выходах схемысовпадения 2 и 3 логический "0" и изменений состояния три ггеров 5 и 9 невызывают. Входные коды "01" и "10" изменяют код остатка сумматора, и работа сумматора в этом. случае зависит отсостояния триггеров 5 и 9. При нулевом состоянии триггеров 5и 9 логические "0" с их прямых выходом блокируют элементы И...

Номер патента: 896620

Опубликовано: 07.01.1982

Автор: Краснобаев

МПК: G06F 7/72

Метки: модулю, умножения

...40 45 50 55 бО 65 ножения и инвертировать его индекс у в случае, если у отлично от лг где О, если 0 а1, если -а РР +12 ф если у ф ",; если у: ",Основная идея изобретения состоит в том, что в качестве коммутатора, определяющего результат операции модульного умнокения, строитсяне единая таблица (табл.1), а пболее мелких таблиц, реализующих ответы по каждому из и разрядов результата, где и - разрядность регистра (входных и выходного), необходимая для хранения цифры порассматриваемому основанию Р . На чертеже представлена блок-схема устройства для умножения по модулю.Устройство содержит первый и второй входные регистры 1, дешифраторы2, первая 3 и вторая 4 группы элементов ИЛИ, первая 5 и вторая б группы ключей, группа коммутаторов 7,...

Номер патента: 930317

Опубликовано: 23.05.1982

Авторы: Коляда, Кравцов, Чернявский

МПК: G06F 7/72

Метки: классов, остаточных, системе, сложения, чисел

...регистр кон" стант, формирователь позиционного признака непозиционного кода, формирователь выходных импульсов, шину о знаке первого операнда и шину о знаке второго операнда, при этом выход регистра констант подключен к первому входу формирователя выходных сигналов, а второй выход - к первым входам формирователей функций четности, выходы которых подключены к соответствующим входам формирователя выходных сигалов, выход регистра первого операнда подключен к второму входу первого формирователя функции четности, третий вход которого подключен к шине позиционного призна,ка первого операцда, выход регистра второГо операнда подключен к второму входу второго формирователя функции четности, третий вход которого подклю чен к шине позиционного...

Номер патента: 947860

Опубликовано: 30.07.1982

Авторы: Акушский, Инютин, Макеев, Пак, Рыбина, Турмухамбетов

МПК: G06F 7/72

Метки: модулю, умножения

...работы устройства. Оно из однотактного становится двухтактным,15 20 25 30 Блок-схема устройства, представленная на фиг.2, содержит первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой входные регистры 1-8; первый, второй, третий и четвертый блоки 9-12 умножения) первый, второй, третий и четвертый сумматоры 13-16; блок 17 управления, управляющие входы устройства 18-21.Схема блока управления (Фиг,з) содержит первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый, десятый, одиннадцатый, двенадцатый, тринадцатый, четырнадцатый, пятнадцатый, шестнадцатый элементы И 22-37; первый, второй, третий, четвертый, пятый, шестой, седьмой, элементы ИЛИ 38-44, генератор 45 импульсов.Такое выполнение...

Номер патента: 951305

Опубликовано: 15.08.1982

Автор: Червяков

МПК: G06F 7/72

Метки: классов, округления, остаточных, системе, числа

...на входнойрегистр 1. С входного регистра 1сигналы поступают на входы блоков2 и 3 и входы сумматоров по модулюб. При поступлении тактовых импульсов по шине 7 в блоках 2 и 3 происходит соответственно кодированиепроизведений 3 4 иодр, и свио 4 Эи цодача результатов на входы сумматоров 4 и 5. При подаче тактовогоимпульса по шине 8.происходит кодирование произведений д юодРИ 4 водЗи подача результатов на входы сумматоров 4 и 5. При подаче и-го тайбвого импульса происходит кодированиетолько произведения 3 СюодР и подача результатов на входй сумматора 4.Таким образом,в сумматоре 4 послеи-го тактового импульса сформированранг числа тА который поступаетна вход и-го блока группы 5. Послепоступления по шине 10 (иФ 1)-го тактового импульса...

Номер патента: 962942

Опубликовано: 30.09.1982

Авторы: Белова, Евстигнеев, Новожилов, Сведе-Швец

МПК: G06F 7/72

Метки: классов, остаточных, системе, умножения

...второй группы - соответственно с иены соответственно с первыми вхо- информационными входами регистра 9 дами блока 14 умножения по мдулю второго макрокоэффициента множимор, вторые входы которого соединены ж, выходы регистра.11 второго максоответственно с выходами регистра 10рокоэффициента множителя соединены макрокоэффициента множителяи вторыми 151 соответственно с вторыми входами входами блока 12 умножения по моду- блока 13 умножения по модулю р, н-, лю р, выходы регистра 2 множителя ходы. которого соединены.соответстсоединены соответственно. с первыми венно с первыми входами элементов И входами.элементов И 4 и являются вы- . 19, выходы которых соединены соответходами 35 устройства, вторые входы 20 ственно .с входами четвертой...

Номер патента: 999050

Опубликовано: 23.02.1983

Авторы: Дубовых, Королев, Краснобаев, Сидоренко

МПК: G06F 7/72

Метки: арифметическое, классов, остаточных, системе

...модульного вычитания инвертируется по модулю Р 1)р-ИР- )- +.Таким образом, изобретение будет содержать три блока: один для определения результата операции модульного умножения и два для определения результата операции модульного вычитания.Для модульного вычитания при=Ху используется 11 квадрант табл. 6. Этот же квадрант используется для определения результата модульного сло" жения при у ). Числовые выходные значения в соответствии со значениями входных вин второго блока вычитания по модулю представлены в табл. 7.Для ух ==0 результат операции модульного вычитания непосредственно определяется значениями выходных шин, а для р =-=1 (для модульного сложения ух =О, у =1) значения, определяе 3мые выходными шинами, инвертируются по модулю Р...

Номер патента: 1015382

Опубликовано: 30.04.1983

Автор: Коляда

МПК: G06F 7/72

Метки: непозиционной, системе, счисления, умножения, чисел

...регистра переносов и первогорегистра делителя соединены с первойшиной тактовых импульсов устройства,тактовые входы седьмого, девятого,десятого, одиннадцатого и двенадцатого триггеров, второго регистра сомножителя второго регистра частичного результата, второго регистра делимогои второго управляоего триггера соединены с второй шиной тактовых импульсов устройства 2 1.Недостаток устройства - ограниченная область применения, связанная сневозможностью обработки комплексныхчисел,Цель изобретения - расширение области применения,Поставленная цель достигается тем,что устройство для умножения чиселв непозиционной системе счисления, содержащее группу из (0+1) входных регистров (Ь - число рабочих основанийсистемы остаточных классов - СОК...