Патенты с меткой «модулярной»

Номер патента: 1244665

Опубликовано: 15.07.1986

Авторы: Коляда, Селянинов

МПК: G06F 7/72

Метки: вычислительное, модулярной, системе, счисления

...25,1++1, , 25.К. В результате чего в нихв соответствии сформируется модулярный код интервального номера ИЕ(А).По сигналу выдачи кода, поступающемулс входа 8, цифра Ке, с выхода соответствующего счетчика 25 подается1 О 15 20 30 Э 5 40 50 55 7 1244 б 32. 1, ,32.К формируется модульный код числителя искомой дроби, который с выходов сумматоров передается в выходные регистры 33,1,33.К. Полученный модулярный код снимается с выходов 34,134.К устройства и на этом операции умножения дробей завершаются. Формула изобретения Вычислительное устройство в модулярной системе счисления, содержит группу регистров первого операнда, две группы блоков суммирования вычетов,блок суммирования вычетов интервального индекса, первую группу вспомогательных...

Номер патента: 1280625

Опубликовано: 30.12.1986

Автор: Коляда

МПК: G06F 7/72

Метки: комплексных, модулярной, системе, счисления, умножения, чисел

...поступает во второй входной регистр 8, а в элемент 13 задержки через вход 4 устройства передается номер 1 комплексной константы, после этого начинается первый такт операции умножения комплексных чисел. На первом такте цифра с с 1-говыхода регистра 7 подается на 1-йинформационный вход первой группыблока 9, 1-й вход блока 11 вычисленияинтервального индекса, а также намладшие разряды адресного входа блока10.1 (1 Ф 1) памяти; цифра,(" с -говыхода регистра 8 подается на 1-евходы блока 5 формирования дополнительного кода, блока 12 вычисленияинтервального индекса, а также наследующие разряды адресного входаблока 10.1 (111) памяти, а номер 1константы с первого выхода элемента13 задержки поступает на старшие разряды адресного входа блоков...

Номер патента: 1291977

Опубликовано: 23.02.1987

Авторы: Коляда, Селянинов

МПК: G06F 7/544, G06F 7/72

Метки: вычисления, модулярной, системе, счисления, функций, элементарных

..., который черезинформационный вход группы мультиплексоров 15 поступает в регистр 19.На третьем такте блок 20, складывая содержимое регистров 8 и 19,находит величину М А + А Х посад ,гтупающую во входной регистр блока 21. 25На первый и второй входы блока 16 умноженйя с выходов групп мультиплексоров 12 и 13 поступают соответственно величины М и Х , подаваемые на информационный вход группы мультиплек- З 0соров 12 через вход 4 константы устройства и информационный вход группымультиплексоров 13 с выхода регистра9, блок 16 умножения находит модулярный код величины М Х , запоминаемой1в регистре 8.Из блока 7 памяти поступает константа А з, в управляющем регистре18 формируется управляющее слово садресом "3", а регистр 19 обнуляется.На четвертом...

Номер патента: 1317433

Опубликовано: 15.06.1987

Авторы: Коляда, Кравцов, Селянинов, Чернявский

МПК: G06F 7/544, G06F 7/72

Метки: вычисления, модулярной, системе, счисления, функции, экспоненциальной

...с одновременной записью во входной регистр 5 через информационный вход информации с выхода второго элемента 13 задержки.Содержимое Ы группы из Ь младших 35 разрядов входного регистра 5 подаетсяна адресный вход блока 10 памяти для хранения констант, куда поступает 40также содержимое ) второго счетчика8, Из блока 10 памяти для храненияконстант считывается модулярный кодочередной константы У (см. (3.Блок 15 модульных умножителей выполняет операцию модульного умноженияоперандов, поступающих на его входыс вйходов блока 10 памяти для хранения констант и блока 11 мультиплексоров соответственно. Если управляющийсигнал 6 = О, то на выход блока 11мультиплексоров с первого информационного входа проходит величина М,поступающая с входа 4 константы...

Номер патента: 1317434

Опубликовано: 15.06.1987

Авторы: Амербаев, Коляда, Кравцов, Селянинов

МПК: G06F 7/552, G06F 7/72

Метки: вычисления, квадратного, корня, модулярной, системе, счисления, числа

...аргумента, номер которого определяется унитарным кодом,поступающим с выхода кольцевого счетчика 13 на выход 27 устройства. Вычисленное значение квадратного корняснимается с выхода блока 19 модульных сумматоров на выход 24 устройства, В случае завершения работы устройства по вычислению функции квадратного корня от всех входных аргументов соответствующий сигнал появляется на выходе 25 устройства,На первом такте работы устройства в первый регистр блока 9 регист 13 ров с входа 1 аргумента устройства поступает модулярный код числителя А значения А/р Маргумента, который также поступает на второй информационный вход блока 6 мультиплексоров, на управляющий вход которого поступает сигнал о =1, вслед 9 ствие чего с выхода блока 6...

Номер патента: 1322268

Опубликовано: 07.07.1987

Автор: Коляда

МПК: G06F 7/544, G06F 7/72

Метки: вычисления, модулярной, системе, счисления, функций

...(его значение н данный момент несущественно) с выхода сумматора 12 через второй информационный вход груп13222 В ходе третьего цикла (такты с де сятого по четырнадцатый) наряду с выполнением описанных действий в связи с выполнением третьего функционального значения в десятом такте сумматор 2, складывая содержимое регист 50 ра 18 с выходной величиной блока 7 элементов ИЛИ (на нулевом такте каждого цикла она равна нулю), получает модулярный код числа С (Х)У, который через второй информационный вход 55 группы мультиплексоров 16 передается в блок 17 масштабирования (ввидуб =о =О), умножитель 13 находит модулярный код произведения чисел С, (Х) пы мультиплексоров 16 передается в блок 17 масштабирования чисел.В ходе тактов с пятого по...

Номер патента: 1322278

Опубликовано: 07.07.1987

Авторы: Коляда, Селянинов

МПК: G06F 7/72

Метки: модулярной, системе, сложения, счисления, чисел

...регистра 23 сдвига принимает единичное значение. На втором такте рассматриваемой операции на управляющий вход блока 4 мультиплексоров устройства с четвертого выхода блока 7 управления подается сигнал б =1, поэтому содержимое второго входного регистра 13 (модулярный код числа+ В) через второй информационный вход блока 14 мультиплексоров устройства подается в блок 15 вычисления интервального13222индекса числа ггля вычисления машинного интервального индекса Т( В) числа В, молулярный код (, 7, ф 1 к.) с выхода сумматора-вычитателя 1 О подается на первый вход формирователягтег ральных характеристик модулярного кода, который начинает вычисление поправки Амербаева(С) и знака числа С. Одновременно с этим на втором такте операции модулярные...

Номер патента: 1332317

Опубликовано: 23.08.1987

Авторы: Коляда, Селянинов

МПК: G06F 7/72

Метки: модулярной, нормализации, системе, счисления, чисел

...регистра 8.На (Т+4)-м такте работы устройства шифратор 10 по входному коду,Если для всех 1=1,2чвыполняется условие -р-Е+21(А(р, а при 1=ч данное условие не выполняется, то в качестве мантиссы )ц(А) и порядка ч(А) исходного числа принимаются соответственно величины А( и ч, при,этом исходное число связано с нормализованным соотношением, А=и(А) шРассмотрим как работает устройство для нормализации чисел в модулярной системе счисления.. На первом такте работы устройства модулярный код (Ц, се,., и,) числа с входа 2 устройства подается на информационные входы блоков 3.1, 3-,23 хранения констант. На выходе блока 3. хранения констант формируется набор констант) ( )р (Ч о Ь), фф эЧ, Ь (Формулы (1), (3) и фиг. 2), который передается в...

Номер патента: 1352483

Опубликовано: 15.11.1987

Авторы: Коляда, Ревинский, Селянинов, Чернявский

МПК: G06F 7/72

Метки: модулярной, системе, счисления, умножения, чисел

...информационный вход первого блока 14 мультиплексоров поступает в первый блок 19 вычисления интервального индекса числа Где в течение Очередных Т так О тов, считая текущий, в соответствии с формулой (3) будет вычислен машинный интервальный индекс 1(В) числа В, модулярньй код (,",л,) подается также на третий адресный вход блока 15 памяти, на второй и первый входы разрешения выдачи которого с второго и первоГО выходов 631 оеа 8 поступают11 3.М соответственно сигнаы д,= Ои = "1", В результате 1.а первом и (150 +1)-ом выходах блока 5 памяти сформируются соответственно наборы вычеК) в согокупности передаются на трет.й вход блока 3 вычисленияинтервального идакса произведения,на второй вход которого подается модулярный код числа с выхода...

Номер патента: 1368878

Опубликовано: 23.01.1988

Авторы: Амербаев, Коляда, Селянинов, Чернявский

МПК: G06F 7/72

Метки: модулярной, системе, счисления, умножения, чисел

...случае11 ервый элемент 15 задержки осуществляет задержку на (Т+Те +5) тактов. 8878 2вается константа У, =/Х,/ ше/тп;,Х У; 50,1 ш;-1 1=11-1,Блок 18 вычисления интервальногоиндекса числа служит для определенияпо входному модулярному коду (М,от,Е) ЧИСЛа А, ГдЕ М; =/А/а МаШИНного интервального индекса числа поформулее- /М е, от, /тп1 (А) = +,1 ) передается на вход блока19 суммирования вычетов, которые втечение очередных Т тактов, считаятекущий, вычисляют соответственновеличины 1(С) и 1 (формулы (1)и (3),На (Т+Т+5)-м такте работы величины 1(С) с выхода блока 18 вычисления интервального индекса числа ил(С) с выхода блока 17 суммирования вычетов поступают на входы схемы 21 сравнения с константой, 15На (Т+Т +6)-м такте работы величины 1(С) с...

Номер патента: 1411741

Опубликовано: 23.07.1988

Авторы: Коляда, Селянинов

МПК: G06F 7/72

Метки: запятой, модулярной, плавающей, системе, счисления, умножения, чисел

...являющегося оценкойдроби А В Я/М, выходит за пределыинтервала-р - 1, р - 1, то число35С 1 Р, В этом случае дробь С /М, гдеС - оценка дроби А В/М, являетсянормализованной и, следовательно,представляет собой мантиссу результата, в противном случае в качествемантиссы результата принимается дробьС/М. При этом в первом случае порядок результата определяется соотношением 4(С) = 1(а) + 4(В), а во втором - соотношением (С) = 1(а) +45+ 4 (В) - 1,Устройство работает следующим образом.На первом такте работы модулярныекоды (с 1,с(,) числителя А мантиссы М(а) и (1"1,) числителя В мантиссы М(В) с входов 3 и 4 поступаютсоответственно на первый и второйвходы блока 12 модульных умножителей,который получает модулярный код(ъ ъ) произведения С = А"В,...

Номер патента: 1432517

Опубликовано: 23.10.1988

Авторы: Коляда, Селянинов, Чернявский

МПК: G06F 7/72

Метки: арифметическое, модулярной, системе, счисления

...синхронизации с второго По девятый соединены соответственно с управляющим входом блока вычисления интервального индекса произведения, с управляющим входом узла формирова 40 Ния результатов умножения, с выходом сигнала готовности устройства, с управляющими входами мультиплексоров первой группы, с первым и вторым вхоцами разрешения выдачи первого блока хранения констант, с управляющими входами мультиплексоров третьей группы, с управляющими входами мультиплексоров второй группы, о т л и ч аю щ е е с я тем, что, с целью расширения области применения,за счет об 50 работки операндов, представленных в форме с плавающей запятой, оно содержит узел обработки операндов, узел контроля аддитивного переполнения, Второй блок вычисления интервального...

Номер патента: 1532924

Опубликовано: 30.12.1989

Авторы: Амербаев, Пак, Суюндиков, Турмухамбетов

МПК: G06F 7/72

Метки: арифметике, модулярной, позиционного, признака, формирования

...поступают и (где и - количествооснований) остатков Й;, Блок 2 хранения констант аналогично прототипу,содержит и ППЗУ объемом 2х 231 одрбит для каждого модуля (где К; - разрядность остатков), Блок 3 состоит изсумматоров разрядности 3 1 1 ок п битсобранных по пирамидальной схеме,В случае последовательного Формирования неточного ранга на вход 1 уст,ройства одновременно поступают кодыостатка и номера основания, блок 2:хранения констант содержит одно ППЗУ, 40а блок 3 суммирования реализован в виде накапливающего сумматора с входомобнуления и тактовым входом.Блок 3 суммирования имеет 31 о п 1,разрядный выход, из которых старшие1 о 1, п 1 разрядов образуют первуюгруппу Выодов блока 3 суммированияна которой формируется значение...

Номер патента: 1541605

Опубликовано: 07.02.1990

Авторы: Амербаев, Пак, Суюндиков, Турмухамбетов

МПК: G06F 7/72

Метки: арифметике, масштабирования, модулярной, чисел

...параметр. Устройство работает следующим образом,Код числа в остатках, которое необходимо промасштабировать, по входам 1 группы поступает на адресные входы блоков 2 - 4 хранения констант. Константы, считанные из блоков 2 - 4 хранения констант по сигналу входа 16, суммируются соответственно в блоках 6 и 7 сумматоров и блоках 8 модульных сумматоров. При этом в блоке 6 сумматоров на выходах старших 11 оя п разрядов формируется2значение ранга входного числя, сигналы выходов следующих г 1 о 8 п разрядов анализируются в схеме 9, выход кото5 15,4160рой является выходом 5 устройства,младшие1 о 8 п разрядов не используются. Логическая "1" на выходе схемы 9 означает правильность ранга (масштабирования).Промежуточные значения поправкии...

Номер патента: 1587503

Опубликовано: 23.08.1990

Авторы: Василевич, Коляда, Селянинов

МПК: G06F 7/72

Метки: комплексных, модулярной, системе, счисления, умножения, чисел

...номер1 константы И с первого выхода элемента 10 задержки поступает на третьиадресные входы блоков 11.1-11,1 с-,1памяти. В блоке 5 осуществляется формирование дополнительного кода15 ( / - М,/ /- Ы,",/ ) числа (-Аф),который с выхода блока 5 через первую группу информационных входовблока б поступает на входной регистр7, В регистре 8 посредством блока 920формируется модулярный код (ос(,ффЫ) числа А ; из блока памяти 11,считывается набор константЧ; ( о(;, ос" 1) = ( К, (о, Ы 1)1"1 о о/ 1)(формулы 1 и 2), При этом первая компонента данного набора К (осо 1)с первого выхода блока 11. памятипередается на -й вход блока 14 суммирования вычетов по вспомогательному модулю, а 3-я компонента набора-В ( Ы. , о 1 ) Ц = 2 3 . . ., ц + 1 )поступает на х...

Номер патента: 1633423

Опубликовано: 07.03.1991

Авторы: Василевич, Коляда, Ревинский, Чернявский

МПК: G06F 15/332

Метки: вычисления, дискретного, модулярной, преобразования, системе, счисления, фурье

...40 устройства. Этим же сигналом в регистр 24.0 заносится величина 1 А(1) Яс умножителя 31.0 На (1+5)-м такте на вход разрешения выдачи числа регистров 25.р поступает сигнал Г 11=0 с входа 44 устройства, По этому сигналу число А,(0)Япоступает на первые входы сумматоров ЗО.р, где оно складывается с числом 1 А(1) Я(для сумматора 30.0) и с числом А Л(г(для сумматора 30.г). Сумма заносится в регистр 26.р по сигналу Г 8=0, поступающему на вход разрешения записи этого регистра в данном такте с входа 41 устройства. Далее на (+3+21 ) -м такте (1=2, 3, , (А - 1/2) осуществляется суммирование содержимого регистра 26.0 с числом А (1) =Я) поступающим из регистра 24.0. При этом на входы разрешения выдачи регистров 26.р поступают на (Т+3+21).х тактах с...

Номер патента: 1667065

Опубликовано: 30.07.1991

Авторы: Коляда, Кукель, Ревинский, Селянинов

МПК: G06F 7/72

Метки: модулярной, системе, счисления, умножения, чисел

...части произведения, на информационный вход которого в это же время с выхода блока 10 задержки поступает код ф 1,ф 2 д - ) вследствие чего сумматор по модулю в 31.1 находит величину Н(В) = =1(В)+ Л (В)в( =1,2 К), Параллельно с этим модульные умножители 35,0 по модулю во и 35.1 по модулю т получают соответственно величины Но = МкНо(В)Но(А) во и ф Н(А)в ( = 1, 2, , К), которые записываются во вспомогательные регистры 37.0 и 37. (см, фиг, 4). По окончании. (Т + 2)-го такта группа блоков 18 суммирования вычетов получит набор вычетовЛо(С),Л 1(С) + й 1 (а 1,Р 1 ) 1 в,Лк(С) + йк(а - 1, Д - 1)вк, который на (Т + 3) - ем такте передается в блок 17 формирования старшей части произведения, На информационный вход блока 17 с вы 1667065 12хода...

Номер патента: 1672448

Опубликовано: 23.08.1991

Авторы: Коляда, Кравцов, Кукель, Селянинов

МПК: G06F 7/72

Метки: модулярной, системе, сложения, счисления, чисел

...Т+ 2 такта,Мультиплексор 33 реализует следующее булево соотношение:= ,1 ОЮ УЧ,1, ВК) ч.1 а, 1672448Для инициации очередной аддитивной операции код Г операции, подлежащей выполнению, с входа 3 кода операции устройства поступает на вход первого регистра 11 сдвига, при этом в случае, если Г=- 0 (операция сложения), в младший разряд первого регистра 11 сдвига записывается "0"; если Г= 1 (операция вычитания), то в младший разряд первого регистра 11 сдвига записывается "1". Г 1 о сигналу Г = 1, поступающему с входа 4 устройства, младший разряд второго регистра 12 сдвига устанавливается в единичное состояние. Модулярные коды (Гх, а 2,ак ) операнда А и (уЗ,/6Рк ) операнда В через первый 1 и второй 2 информационные входы устройства передаются...

Номер патента: 1756887

Опубликовано: 23.08.1992

Авторы: Ахременко, Коляда, Селянинов, Чернявский

МПК: G06F 7/72

Метки: деления, модулярной, системе, счисления, чисел

...к пер 10 вым выходам соответственно третьего 14 ивторого 9 узлов задержки,Первый узел 8 задержки представляетсобой цепочку из Т+2 последовательно соединенных регистров разрядностью Лбит,15 вход первого и выход последнего иэ которых являются соответственно входом и выходом узла задержки,Второй узел 9 задержки представляетсобой цепочку из Т+6 последовательносое 20 диненных регистров разрядностью Лбит;вход первого регистра является входом узлазадержки, выходы (Т+6)-го.и Т+1)-го регистров являются соответственно первым и вторым выходами узла Задержки.Управляющие входы первого 5 и второго 6 коммутаторов объединены и подключены к первому выходу второго регистра 26сдвига блока 7 управления, Выход первогоузла 8 задержки подключен к входу...