Устройство для сдвига и нормализации

союз советскихСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 05 6 06 Е 5 САНИЕ ИЗОБРЕТЕНИЯ АВТОР СКО ИДЕТЕЛ ЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(56) Авторское свидетельство СССРЬЬ 1331315, кл. 6 06 Е 7/38, 1985.Авторское свидетельство СССРМ 1140113, кл. О 06 Р 7/38, 1983,(54) УСТРОЙСТВО ДЛЯ СДВИГА И НОРМЛИЗАЦИИ(57) Изобретение относится к вычислительной технике и может быть применено в высокопроизводительных системах обработки информации. Целью изобретения является сокращение аппаратурных затрат, Устройство содержит сдвигатель 1, блок 3 дешифраторов нуля, два шифратора 4 и 7, первый узел 2 инвертирования, коммутатор 5, узел 8 сравнения и второй узел 6 инвертирования. Введение второго узла 6 инвертирования с соответствующими связями обеспечивает положительный эффект, заключающийся в сокращении аппаратурных затрат, 3 ил,40 Изобретение относится к Вычислитель;1 ой технике и может быть применено В высокопроизводительных системах ооработкиинформац 1 ли.Цель изобретения - сокращение аппаратурных затрат,-а флг, 1 приведена сгруктурная схемаустройства для сдвига и нормализации; нафи 1. 2 - структурная схема сдвигателя; нафиг. 3 - структурная схема узла сравнения.Устройство содержит сдаигатель 1, первый узел 2 инвертирования, блок 3 дешиф; раторов нуляпервый шифратор 4,коммутатор 5, второй узел 6 инвертирования, Второй шифрэтоо 7, уэ 8 л б сравнения,Вход . задания типа нООмэлизации устроЙ1 ства, Вход 10 Данных устрсйстВэ, ВХОД 11задания )еж 1 лма устГ)ойства, е 1 ходы 11) и 112первого и второго разрядов входа 11 зада.-1 иЯ )ежима устрОйства, ВХОД 12 заДаниякода сдвига устройства, вход 13 задания, направления сдвиГа устройства, ВХОД 14 задави, типа сдвига устройства, Вход 15 стар щего разряда входа 10 данных устройства,Выход 16 признака нуля устройства, выход17 признака 1)ереполнения устройства, Выход 1 ь кода ноомализзции устройства, Выход 1) оезультага устроЙства.Сдвигатель 1 содержит узел 20 группоВых сДВигоВ. Узел 21 разрйдных СДВИГОВ,,Г 1 ричем информаЦионныЙ ВХОД сДвиГателЯ 1соединен: информационным входом узла,0 Групповых сдвиГОВ, Выход которого явля"ется .-торым Выходом сдвиГателя 1 и соеДи"не; с информационным входок: узла 21разрядных сдвиГОВ, выход кОторогс 1 является Г 18;)юь 1 ь 1 Выходом сдвигателя 1, входы эадани:. направления и типа сОВига которогосоеГ 1 и 1-.8 нь 1 с соответству о 1 дими ВходамиУзла 20 ГруппОГ)ых сДВиГОВ и УЗла 21 разрядных с )ВНГОГВходы старших и младших раэ"ряд.В Входа задания В 8 ллчины сдвиГВсОВ;1 гзтелясоединены соответственно сВходам разрядов Входов задания Величины сДЗ.ГО узле.20 ГруГ 1 ЛОВых СДВИГОе и уз)1 а2 . Оа рядн ых СДВИГОВ,Уэгл 3 сравнения содержит первую иВтору.о схемы 22 и 23 сравнения и элементИЛИ 24, причем ВхОДы тарших разрядовпервого и Второго Входое узла 8 сравнениясоединены "оотв 8 тственно с Входами раэрядов первого и Второго Входов схемы 22сравнения, Вы)год которой соединен с перВым входом элемента ИДИ 24, выход котоОО 1.О Вллзт:, я выходом узле 8 сравнения,ВХОДЫ МЛЗДШИХ РВЗРЯДОВ П 8 РВОГО И ВТОРОГОВходов которого соединень 1 соответственноРхо: ами Р)зРЯлоя ПЕРВОГОи ВГОРОГО Во."1 ". Г;, ",", Срарнения ВЫУОД КОТО)ОЙ 1 Соед 11 нен Вторым Входом элегента ИЛИ 24. Рассмотрим функциональное назначение и реализацию основных узлов и блоков устройства для сдвига и нормализации в предположении, что выполняются сдвиги "64" разрядных чисел,Сдвигатель 1 предназначен для быстрого выполнения разных видов сдвига информации, поступающей на Вход 10 данных устройства. Узел 20 групповых сдвигов осуществляет межбайтные сдвиги поступающей на его входы информации по значению старших разрядов выхода коммутатора 5 в соответствии с направлением и типом сдвига, установленными по входам 13 и 14 задания направления и типа сдвига устройства. Узел 21 разрядных сдвигов осуществляет сдвиг в пределах байта информации, поступающей на его вход по значению младших разрядов выхода коммутатора 5 в соответствии с направлением и типом сдвига, установленными по входам 13 и 14 направления и типа сдвига устройства. Как и в устройстве-прототипе, сдвигатель 1 является однотактным.Первый узел 2 инвертирования осуществляет или транзитную передачу информации со входа 10 данных устройства, или же инвертирование. Информация инвертируется при выполнении в устройстве арифметического сдвига влево (первый разряд 11) входа 11 задания режима установлен в единицу) Отрицательного числа гстарший разряд 15 входа 10 данных установлен в единицу), в противном случае она передается через узел 2 транзитом. Первый узел 2 инвертирования может быть реализован на элементах ИСКЛЮЧАЮЩЕЕ ИЛИ, управляемых элементом И.Блок 3 дешифраторов нуля служит для побайтного анализа числа на нуль и может быть построен на восьмивходовых элементах ИЛИ.Первый шифратор 4 является приоритетным и предназначен для формирования двоичного кода числа подряд идущих со стороны старших разрядов нулей в его входной лнформации, Фактически он указываетдвоичный код числа подряд идущих со стороны старших байтов нулевых байтов информации, поступающей на вход 10 устройства. При нулевой информации на входе 10 данных на сигнальном выходе шифратора 4 формируется сигнал, поступающей на выход 16 признака нуля устройства. Первый шифратор 4 может быть реализован точно так же, как и в устройстве-прототипе Коммутатор 5 осуществляет передачу навход задания величины сдвига сдвигателя 1 или информации с входа 12 задания кода сдвиГВ устрОЙстВа, или информации с Выхо 16670455 10 15 20 25 30 35 40 45 50 55 да 18 кода нормализации устройства. Сигнал, поступающий по входу 11 разряда входа задания режима работы устройстваи равный "1", обеспечивает передачу на выход коммутатора 5 информации со входа 12 устройства, Сигнал, равный "0", обеспечивает передачу на выход коммутатора 5 информации с выхода 18 кода нормализации устройства, причем, если на входе 9 задания типа нормализации устройства присутствует сигнал "1", то на выход коммутатора 5 передается код двоичной нормализации, в противном случае на выход коммутатора 5 передается код шестнадцатиричной нормализации, умноженный на четыре, Коммутатор 5 может быть реализован точно так же, как и в устройстве-прототипе.Второй узел 6 инвертирования подобно первому узлу 2 инвертирования осуществляет или транзитную передачу информации, сформированной на втором выходе сдвигателя 1, или ее инвертирование. Второй узел 6 инвертирования может быть реализован аналогично первому узлу 2 инвертирования.Второй шифратор 7 предназначен для формирования двоичного кода числа подряд идущих со стороны старших разрядов нулей в поступившем на его вход байте информации. Он может быть реализован аналогично первому шифратору 4.Узел 8 сравнения предназначен для выработки признака переполнения при левом арифметическом сдвиге, В нем происходит сравнение кодов нормализации и сдвига. Если код нормализации меньше кода сдвига или равен ему, то вырабатывается признак переполнения, Узел 8 (фиг. 3) состоит из двух схем сравнения, выходы которых обьединены элементом ИЛИ, Первая схема 22 сравнения осуществляет сравнение старших разрядов кода сдвига и кода нормализации. На выходе первой схемы 22 сравнения появится сигнал "1" только тогда, когда старшие разряды кода нормализации меньше старших разрядов кода сдвига, Вторая схема 23 сравнения осуществляет сравнение младших разрядов кода сдвига и кода нормализации, причем сигнал "1" формируется только тогда, когда младшие разряды кода нормализации меньше или равны младшим разрядам кода сдвига,Работа устройства для сдвига и нормализации. Для определенности примем разрядность входной информации равную "64",Режим нормализации.В данном режиме устройство работает следующим образом, На вход 11 задания режима работы устройства поступают нулевые сигналы входов разрядов 111 и 112. первый из которых запрещает инвертирование информации в узлах 2 и 6, а второй передает код нормализации с выходов шифраторов 4 и 7 на вход задания величины сдвига сдвигателя 1 через коммутатор 5, На вход 9 устройства поступает сигнал, определяющий тип нормализации (двоичная или шестнадцатиричная), на входы 13 и 14 устройства подаются сигналы, настраивающие сдвига- тель 1 на выполнение логического сдвига информации влево. С помощью первого узла 2 инвертирования, блока 3 дешифраторов нуля, первого шифратора 4, коммутатора 5, узла 20 групповых сдвигов, второго узла 6 инвертирования, второго шифратора 7 на выходе 18 устройства образуется код нормализации, который сообщает сдвигателю 1 через коммутатор 5 на сколько двоичных разрядов необходимо осуществить сдвиг влево нормалиэуемого числа. При этом в случае двоичной нормализации на вход задания величины сдвига сдвигателя 1 подается полноразрядный код нормализации, в случае шестнадцатиричной нормализации коммутатор 5 запрещает передачу двух младших разрядов кода нормализации, Таким образом, в режиме нормализации на выходе 19 результата устройства формируется нормализованное число, а на выходе 18 устройства образуется код нормализации.Режим арифметического сдвига влево,В этом режиме на вход 10 данных устройства поступает информация, подлежащая сдвигу, а на входы 12-14 - информация соответственно о коде сдвига, направлении сдвига и типе сдвига. При этом на вход 11 задания режима работы поступают два единичных сигнала входов 111 и 112 разрядов. Первый сигнал разрешает инвертирование в узле 2 информации, присутствующей на входе 10 данных, и инвертирование в узле старшего байта информации, поступившей на выход узла 20 групповых сдвигов. если только значение старшего входа 15 разряда входа 10 данных устройства равно единице, Второй сигнал разрешает передачу на выход коммутатора 5 значения кода сдвига со входа 12 устройства, На вход задания величины сдвига узла 20 сдвигателя 1 поступает значение трех старших разрядов кода сдвига с выхода коммутатора 5, на вход задания величины сдвига узла 21 сдвигателя 1 поступает значение трех младших разрядов с выхода коммутатора 5. Результат формируется на выходе узла 21 сдвигателя 1 и поступает на выход 19 результата устройства. Кроме того, если код нормализации меньше или равен коду сдвига, то на выходе узла 8 сравнения формируется сигнал переполненияпри левом арифметическом сдвиге информации.При выполнении других видов сдвига устройство работает аналогично режиму арифметического сдвига влево, но сигнал переполнения на выходе 17 устройства не учитывается,Режим анализа.Этот режим работы ус 1 ройства может быть эффективно применен при предвари тельном анализе обрабатываемых чисел на , равенство нулю.Устройство в этом режиме работает следующим образом, Анализируемое на нульчисло подается на вход 10 данных устройства, а на вход 11 задания режима работы , поступает нулевой сигнал на вход 111 раз, ряда, который настраивает первый узел 2инвертирования на транзитную передачуинформации с его входа на выход, В случае нулевого числа на сигнальном выходе перВого шифратора 4 образуется единичный сигнал, который поступает на выход 16 при знака нуля устройства,Формул а изобретения Устройство для сдвига и нормализации,содержащее сдвигатель, блок дешифрато, ров нуля, первый и второй шифраторы, пер-Вый узел инВертирОВания, коммутатор и ;узел сравнения, причем первый выходсдвигателя является выходом результата устройства, Входы задания направления сдвиГВ и типа сдвиГВ котОрОГО соединены соответственно с входами задания наи равления сдвига и типа сдвига сдвигателя, информационный вход которого соединен с входом данных устройства и с информационным Входом первого узла инвертирова ния, Выход которого соединен с входом ,блока дешифраторОВ нуля, Выход кОтороГО соединен с входом первого шифратора, выходы разрядов информационного выхода которого являются Выходами старших разрядов выхода кода нормализации устройства и соединены с входами старших разрядов 5 первого входа узла сравнения и первого информационного входа коммутатора, второй информационный вход которогосоединен с входом задания кода сдвига устройства и с Вторым входом узла сравнения, выход кото рого является выходом признака переполнения устройства, вход первого разряда входа задания режима которого соединен с первым управляющим входом первого узла инвертирования, второй управляющий вход 15 которого соединен с входом старшего разряда входа данных устройства, вход второго разряда входа задания режима которого соединен с первым управляющим входом коммутатора, входы младших разрядов первого 20 информационного входа которого соединены с выходами разрядов выхода второго шифратора, с входами младших разрядов первого входа узла сравнения и с выходами младших разрядов выхода кода нормализа ции устройства, вход задания типа нормализации которого соединен с вторым управляющим входом коммутатора, выход которого соединен с входом задания величины сдвига сдвигателя, сигнальный выход 30 первого шифратора является выходом признака нуля устройства, о т л и ч а ю щ е е с я тем, что, с целью сокращения аппаратурных затрат, оно содержит второй узел инвертированйя, причем информационный вход 35 второго узла инвертирования соединен свторым выходом сдвигателя, вход второго шифратора - с выходом второго узла инвертирования, первый и второй управляющие входы которого соединены соответственно 40 с первым и вторым управляющими входамипервого узла инвертирования.1667045Составитель А. Клюев Редактор Н. Химчук Техред М.Моргентал Корректор О.Кравцова За.каэ 2523 Тираж 400 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС113035, Москва, Ж, Раушская наб., 4/5дственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101