Аналоговое запоминающее устройство

(088.8)видетельство11 С 27/00,1973, В 16,ЗАПОМИН ССС975 ожетифрольноОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЗО с. 55.(57) Изобретение относится к облас ти вычислительной техники и м быть использовано в аналого-ц вых преобразователях и контро измерительных устройствах. Цель изобретения - повышение точности устройства. Аналоговое запоминающее устройство содержит операционный усилитель (ОУ) 1, ключ 2, инвертиРУющий интегратор 3, ограничитель,ЯО 1228148 ные элементы на резисторах 4 и 5, выпрямительные элементы на диодах 6 и 7, активные элементы соответственно на р-п-р-транзисторе 8 и п-рп-транзисторе 9. В режиме выборки ключ 2 открыт и напряжение на выходе инвертируннцего интегратора 3 отслеживает входное напряжение устройства. При этом в установившемся режиме напряжение на выходе ОУ 1 близко к нулю, диоды 6, 7 и транзисторы 8, 9 закрыты и не влияют на точность устройства. В режиме хранения при закрытом ключе 2 одна из цепочек, содержащих диод 6 и транзистор 8 либо диод 7 и транзистор 9, проводитток Ес и предохраняет ОУ 1 от режима насы-, щения. В результате время вцборки в предложенном устройстве может быть уменьшено на время выхода ОУ. из насыщения, 1 ил.ю1228148 543 Подписное Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4 Изобретение относится к вычислительной и контрольно-измерительнойтехнике и может быть использованодля запоминания выборочных значенийаналогового сигнала, в частности,при его преобразовании в цифровуюформу еЦелью изобретения является повышение быстродействия аналогового запоминающего устройства. 10На чертеже приведена структурнаясхема устройства,Аналоговое запоминающее устройство содержит операционный усилитель 1,ключ 2, инвертирующий интегратор 3, 15ограничительные элементы на резисторах 4 и 5, выпрямительные элементыФна диодах 6 и 7, активные элементына р-п-р-транзисторе 8 и п-р-п-транзисторе 9,Аналоговое запоминающее устройство работает следующим образом. В режиме выборки ключ 2 открыт и напряжение на выходе интегратора 325 отслеживает входное напряжение устройства за счет охвата интегратора 3 глубокой отрицательной обратной связью через операционный усилитель 1. При этом в установившемся режиме, когда ЗО напряжение на выходе инвертирующего интегратора 3 близко к напряжению на входе устройства, а напряжение на выходе операционного усилителя 1 близко к нулю, диоды 6 и 7 закрыты, посколь- З 5 ку у соединенных последовательно с этими диодами транзисторов 9 и 8 напряжение между базой и эмиттером близко к нулю, В результате в режиме выборки диоды 6, 7 и транзисторы 40 9, 8 не проводят ток и не влияют на .точность устройства. При переходе устройства в режим хранения ключ 2 размыкается и на интеграторе 3 запоминается входное напряжение устройст ва в момент размыкания ключа 2. При этом наличие в устройстве цепочек из последовательно соединенных диода и транзистора соответственно 6, 9 и 7, 8 приводит к тому, что одна из этих цепочек в режиме хранения проводит ток, за счет, которого напряжение на инвертирующем входе, операционного ВНИИПИ Заказ 2291/52 Тираж усилителя 1 поддерживается практически равным напряжению на его неинвертирующем входе и не зависит от изменения входного напряжения устройства,Таким образом, в оличие от известных аналоговых запоминающих уст" ройств интегратор в качестве запоминающего элемента, предложенное устройство характеризуется отсутствием перегрузок у операционного усилителя по входу, приводящих к насыщению его каскадов.в режиме хранения. В результате время выборки в предложенном устройстве. может быть уменьшено на время выхода из насыщения операционного усилителя, что и определяет более высокое быстродействие данного устройства. Формула изобретения Аналоговое запоминающее устройство, содержащее инвертирующий интегРатор, выход которого является выходом устройства и соединен с неинвертирующим входом операционного усилителя, выход которого соединен с входом ключа, выход которого соединен с с входом инвертирующего интегратора, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены первый и второй ограничительные элементы на первом и втором резисторах, первый и второй выпрямительные элементы на первом и втором диодах и первый и второй активные элементы соответственно на первом транзисторе р-п-р-типа и втором транзисторе п-р-п-типа, эмиттеры которых соединены с выходом операционного усилителя, базы - с первым,выводом первого резистора, второй вывод которого соединен с шиной нулевого потенциала, коллекторы первого и второго транзисторов подключены соответственно к аноду первого и катоду второго диодов, первый вывод второго резистора является входом устройства, второй вывод второго резистора соединен соответственно с катодом первого и анодом второго диодов и с инвертирующим входом операционного усилителя.