Аналоговое запоминающее устройство

(19) (И) 4 С 11 С 27/О ТЕНИ СУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЗ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССР Ф 985828, кл. С 11 С 27/00, 1981.Авторское свидетельство СССР В 600617, кл, С 11 С 27/00, 1976, (54) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОИ. СТВО(57) Изобретение относится к автоматике и контрольно-измерительной технике и позволяет повысить быстродействие аналогового запоминающего устройства. При поступлении импульса на вход управления регистры 8 и 9 сдвига устанавливаются в единичное состояние. В зависимости от того, на каком выходе комкаратора 7 (прямом или инверсном) присутствует логическая единица, включаются все генераторы тока заряда 2 или разряда 3и конденсатор 1 заряжается с наибольшей скоростью. После прохождениясостояния, когда напряжение на выходе устройства равно входному напряжению, компаратор 7 изменяет своесостояние, что приводит. к включениюгенераторов тока противоположной цолярности, но не всех, а на .единицуменьше, так как в младший разряд соответствующего регистра сдвига 8 или9 при переключении компаратора 7 записывается логический нуль. Такимобразом, реализация в устройстве заряда и разряда конденсатора токами,которые последовательно уменьшаютсяот максимальной амплитуды до нуля,позволяет сократить время выборки присохранении точности записи. 2 ил.5 10 15 20 25 35 45 50 55 Изобретение относится к областиавтоматики и контрольно-измерительной техники и может быть использовано для запоминания выборочных значений напряжения аналогового сигнала.Целью изобретения является повы-шение быстродействия анапогового запоминающего устройства.На фиг, 1 приведена структурнаясхема устройства; на фиг. 2 - временная диаграмма работ.Устройство содержит накопительныйэлемент на конденсаторе 1, генераторы 2 тока заряда, генераторы 3 токаразряда, повторитель 4 напряжения,блоки 5 и 6 элементов И, компаратор7 и регистры 8 и 9 сдвига,Устройство работает следующимобразом.В исходном состоянии (режим хранения) регистры 8 и 9 сдвига обнулены,поэтому на выходах всех элементовИ - логические "О", все генераторы2 и 3 тока выключены. На конденсаторе1 сохраняется достигнутый ранее уровень напряжения. Логические уровнина прямом и инверсном выходах компаратора 7 непрерывно отражают знакразности между входным и выходнымнапряжениями устройства,1При поступлении импульса на входуправления оба регистра 8 и 9 устанавливаются в состояние, когда вовсех разрядах - логические "1". Есливыходное напряжение выше выходного,то на прямом выходе компаратора 7присутствует логическая "1", а наего инверсном выходе - логическийО", Поэтому совпадение логических"1" на входах всех элементов И блока5 обеспечивает включение всех генераторов 2 тока заряда и конденсатор1 быстро заряжается (участок а -Ьна фиг. 2). По достижении выходнымнапряжением устройства уровня входного напряжения компаратор 7 срабатывает, при этом на его прямом выходеустанавливается логический "О", ана инверсном - логическая "1".По положительному фронту импульсана инверсном выходе компаратора врегистре сдвига 9 происходит сдвигинформацииф в младший разряд. записываемся логический "О", так как егоинформационный вход подключен к уровню логического "О" (нулевому потен циалу), а во втором и третьем разрядах сохраняется логическая "1". Это обуславливает включение двух генераторов 3 тока разряда, соединенных с сохранившими единичное содержание разрядами регистра 9 сдвига. Суммарный ток разряда в К раз меньше суммарного тока заряда на первом этапе. Переключение с режима заряда на режим разряда происходит с задержкойпосле чего начинается разряд конденсатора 1 (спадающий участок 6-6 напряжения на фиг. 2), который продолжается до очередного срабатывания компаратора 7. При срабатывании компаратора устройство вновь переключается на заряд с задержкой 1 (участок б- т на фиг. 2). Ток заряда на данном этапе определяется только двумя генераторами 2 тока заряда, подключенными через блок 5 элементов И к двум старшим разрядам регистра 8 сдвига, так как в его младший разряд при переключении компаратора 7 записывается логический "О". Далее совершенно аналогично производится разряд конденсатора 1 током единственного генератора 3 тока (участок - ч ) н на завершающем этапе (-е) - заряд единственным, подключенным к старшему разряду регистра 8 сдвига генератором 2 тока. После этого все разряды обоих регистров 8 и 9 сдвига оказываютсяобнуленными и все генераторы токатакже оказываются выключенными, т.е.устройство переходит в режим хранения1до следующего поступления импульсана управляющий вход,1Таким образом, реализация в предложенном устройстве. нескольких этапов последовательного заряда-разрядаконденсатора 1 в процессе выборкипозволяет при одинаковой точности с известным устройством сократить требуемое время запоминания и, кроме того, обеспечить запоминание напряжений произвольной полярности,формула изобретения Аналоговое запоминающее устройство, содержащее накопительный элемент на конденсаторе, одна обкладка которого соединена с шиной нулевого потенциЯла, другая обкладка - с выходами генераторов тока заряда и разряда и с входом повторителя напряжения, выход которого является выходом устройства и соединен с инвертирующим входом компаратора, неинвертирующий вход ко1229825 нуля, а входы установки единичногосостояния являются входом управленияустройства, тактовые входы первого ивторого регистров сдвига соединенысоответственно с прямым и инверснымвыходами компаратора, выходы первогоблока элементов И подключены к соответствующим управляющим входам генераторов тока заряда, выходы второгоблока элементов И подключены к соответствующим управляющим входам генераторов тока разряда. оставитель Н.Дикареехред И.Попович Редактор Л.Гр аказ 2454/52 Тираж 543Государственного коми елам изобретений и отк осква, Ж, Раушская Подписное та СССРрытий ВНИИП по 30354/5 оектная, 4 г. Ужгород,торого является входом устройства,о т л и ч а ю щ е е с я тем, что,с целью повышения быстродействия.устройства, в него введены первый и второй регистры сдвига и первый и второй блоки элементов И, первые входыкоторых подключены соответственно кпрямому и инверсному выходам компаратора, вторые входы - к соответствующим выходам первого и второго регист ров сдвига, информационные входы которых соединены с шиной логического Производственно-полиграфическое предпр Корректор И.Самборска