Запоминающее устройство для программируемого контроллера

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам (ЗУ), и можетбыть использовано при построении ЗУпрограммируемых контроллеров, 5Цель изобретения - упрощение и повьппение информационной емкости устройства,На чертеже изображена структурнаясхема запоминающего устройства для 10программируемого контроллера.Устройство содержит блок 1 памяти,формирователь 2 сигналов (являющийсяповторителем с открытым коллекторнымвыходом), коммутатор "3 адреса, входной 4 и выходной 5 коммутаторы данных, дешифратор 6, блок 7 двунаправленных ключей, адресную шину 8, образуемую адресным входом устройства,управляющую шину 9, образуемую управляющими входами устройства, управляющий выход 10, шину 11 данных, образуемую информационнымн входами ивыходами устройства. Устройство также содержит одновибратор 12 и мультиплексор 13.Блок 1 памяти построен на БИС ОЗУс битовой организацией (например,КР 537 РУ 2). Адресные входы и выходыЧТЕНИЕ/ЗА 1 П 1 СЬ БИС ОЗУ обьединены па- ЗОраллельно, а входы и выходы данных -поразрядно (не показаны), Все входыВЫБОР КРИСТАЛЛА БИС ОЗУ управляютсяраздельно, К адресным входам БИС ОЗУ подсоединен один из выходов коммутатора3 адреса, к входам данных - выходывходного коммутатора 4 данных, к входам ВЫБОР КРИСТАЛЛА - выходы дешифратора 6, к входу ЧТЕНИЕ/ЗАЛИСЬ -один иэ управляющих входов устройства, к выходам данных - информационные входы выходного коммутатора 5данных и, за исключением младшегоразряда, входы блока 7 двунаправленных ключей. Блок 7 может быть построен на микросхемах К 589 АП 16.Принцип работы устройства заключается в следующем.Коммутатор 3 адреса позволяет взависимости от используемого форматаподавать на адресный вход блока 1 памяти информацию с адресной шины 8либо непосредственно (байтовый формат), либо сдвинутую на три разряда(битовый формат). Получаемые в последнем случае три разряда используются для .управления дешифратором 6и выходным коммутатором 5 данных с целью выбора только необходимых кристаллов в блоке 1 памяти и коммутации на младший разряд блока 7 двунаправленных ключей требуемого бита иэ байта. Три старших разряда адреса, поступающего на блок 1 памяти, в этом случае фиксированы, т,е. битовый доступ возможен только к.части всего массива памяти. Число адресуемых бит определяется разрядностью, адресной шины. При байтовом обращении на коммутатор 5 данных и дешиф" ратор 6 поступает с коммутатора 3 адреса фиксированный код для обеспечения коммутации на блок 7 байта полностью. Число адресуемых байт, таким образом, также определяется разрядностью адресной шины 8.Таким образом организуется работа ЗУ на двунаправленную шину 11 данных в асинхронных системах (т.е. работа по "отклику" )формула изобретенияЗапоминающее устройство для программируемого контроллера, содержащее блок памяти, входной и выходной коммутаторы данных и дешифратор, о т - л и ч а ю щ е е с я тем, что, с целью упрощения и повышения информационной емкости устройства, в него введенымультиплексор, одновибратор, формирователь сигналов, блок двунаправленных ключей и коммутатор адреса, первый вход которого является адресным входом устройства, один из выходов соединен с первым входом блока памяти, другой - с первыми входами дешифратора и выходного коммутатора данных, второй вход которого соединен с выходом блока памяти и первым входом блока двунаправленных ключей, второй вход блока памяти подключен к выходу входного коммутатора данных, первый вход которого соединен с одним из выходов блока двунаправленных ключей, выход одновибратора подключен к входу формирователя сигналов и первому входу мультиплексора, выход которого соединен с вторым входом дешифратора, выход которого подключен к третьему входу блока памяти, выход выходного коммутатора данных соединен с вторым входом блока двунаправленных ключей, выход формирователя сигналов является управляющим выходом устройства, управляющими входами которого являются соответственно тре1228146 оставитель В.Рудакехред В.Кадар ошко оррект 1 выдкая еда Подписномитета СССР Тираж 543ИИПИ Государственпо делам изобрет5, Москва, Ж,1 52 ака ий и открытииушская наб., д.4 130 зводственно-полиграфическое предприятие, г.ужгоро.Проектная,4 тий вход дешифратора, вторые входыкоммутатора адреса и входного коммутатора данных, третий вход блокадвунаправленных ключей, вход одновибратора и второй вход мультиплексора,четвертые входы блока двунаправленных 4ключей и блока памяти и третий вход мультиплексора, другой выход и пятый вход блока двунаправленных ключей являются соответственно информационными выходом и входом устройства.