Буферное запоминающее устройство

(1 Ю (1 И ЗЮЮЙ 11 С 9/00 ОПИСАНИЕ ИЗОБРЕТЕНИЯН АВТОРСНОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОМЦТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) 1. Авторское свидетельство СССРЖ 809358, кл, ( 11 С 9/00, 1981.2, Авторское свидетельство СССРЖ 822287, кп. С 1 11 С 9/00) 1981.(54)(57) 1. БУФЕРНОЕ ЗАПОМИНАЮШЕЕ УСТРОЙСТВО, содержащее накопитель, входы которого подключены к выходам адресного бпока, входы адресного блока являются управляющими входами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности за счет перераспределения данных между информационными каналами, оно содер жит первый н второй счетчики, входы которых подключены к соответствующим входам адресного блока, и первый и второй бпоки коммутации, управляющие входы которых подключены к выходам соответствующих счетчиков, информационные входы накопителя подклкнены к выходам первого блока коммутации, информационные входы которого являются информационными входами устройства, выходы накопителя подключены к информационным входам второго блока коммутации, выхо ды которого являются информационными выходами устройства.2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок коммутации содержит матрицу элементов И,дешифратор и регистр, входы оторого являются информационными входами бпока коммутации, входы дешифратора являются управляющими входами блока коммутации, первые входы элементов И каждого стопб-ца матрицы объединены и подключены к соответствующему выходу регистра, вторые входы элементов И каждой стро- увел ки матрицы подключены к вторым входам соответствующих элементов И других; а строк матрицы и подключены к соответс вуюшим выходам дешифратора, выходы элементов И каждой строки матрицы объефдинены и являются выходами бпока комму. тации.Изобретение относится к вычислитель.ной технике и может быть использованоцр построении БЗУ в подсистемах вводаиэмери тельной информации.Известно буферное эапоминаквцее устройство (БЗУ), содержащее блок памиии блок формирования адреса, соединенныйс управляющими входами устройства ис адресными входами блока памяти 11,Однако это устройство обладает мйпой устойчивостью к отказам блока памяти, что приводит к искажениям и йотерям данных,Наиболее бпиэким к изобретению потехнической сущности является БЗУ; содержащее накопитель, соединенный с информационными входами и выходами устройства, счетчики адреса записи и чтения,входы которых подключены к управляювходы дешифратора являются управляющими входами блока коммутации, первыевходы элементов И каждого столбца матрицы объединены и подключены к соответствующему выходу регистра, вторыевходы элементов И каждой строки матрицы подключены к вторым входам соотвеюствуюших элементов Идругих строк матрищя и подключены к соответствующим10 выходам дешифра тора, выходы элементов, И каждой матрицы строки матрицы объединены и являются выходами блока коммутации,На фиг. 1 показана структурная схема5 предлагаемого устройства; на фиг. 2 структура блока коммутации, на фиг. 3 структура второго бпока коммутации, нафиг, 4 - схема матрицы элементов И,Устройство содержит накопитель 1, шим входам БЗУ, а выходы соединены с 20адресными входами накопителя (21,Однако в известном устройстве отказы разрядных сечений, что является наиболее характерным ,отказом. при использовании интегральных микросхем памяти, приводят к полной потере данных определенного канала измерительной систеМ ,мы, если эти данные хранятся в блоке памяти в упакованном виде, т,е, в одной .ячейке памяти записано несколько словразличных каналов,Бель изобретения - повышение надежности (при отказах разрядных сечений)эа счет перераспределения данных междуинформационными каналами,Поставленная цель достигается тем,35что в буферное запоминающее устройство, содержащее накопитель, входы которого подключены к выходам адресногоблока, входы адресного блока являются40управляющими входами устройства,дополнительно введены первый и второ 3 счетчики, входы которых подключены к соответствующим входам адресного блока,и первый и второй блоки коммутации,45управляющие входы которых подключенык выходам соответствующих счетчиков,информационные входы накопителя подключены к выходам первого блока коммутации,информационные входы которого являютсяинформационнвми входами устройства, вы 50ходы накопителя подключены к информационным входам второго блока коммутации,выходы которого являются информационными выходами устройства,Кроме того блок коммутации содержит 55матрицу элементов И, дешифратор н регистр, входы которого являются информационными входами блока коммутации,информационные вХоды 2 накопителя,бпок 3 коммутации, выходы накопителя.вход 12 модификации адреса считыванияи управляющий вход 13 задания режима,Блок 6 содержит счетчики адреса эаписи и чтения, выходы которых соединены с входами элементов И-ИЛИ по числуадреса, а другие входы элементов И-ИЛИподключены прямо и через инвертор квходу 13,Блоки 3 и 5 коммутации содержатрегистр 14, дешифратор 15 и матрицу16 элементов И выходы 18 н входы 19матрицы 16. Матрица 16 содержит и х иэлементов И 20, где И. - разрядностьячейки памяти. Одни входыэлементов20 И объединены и подключены к соответствующему входу 17,Выходыцементов 20, соедженных с разными входами17 и разными входами 19 подключенык одному и тому же выходу 18, Каждыйиэ входов 19 также подключен к д элементами И 20. Причем к входу 19 с номером К подключаются другие входы эле,ментов 20, стоящих на пересечении выхо:дов 18 с номером строки н входа 17 сномером столбца, при этом номераи К связывает зависимость, описываемаявыражением (1 ), На фиг. 2 - 4 в скобках показана нумерация разрядовК)- 1 - (4 ф ), если+ (И20 - 1 - (1+)., если 1+М - 1.Модуль счета счетчика 7 и 8 равен копичеству спов по числу информационныхканалов, размещаемых в одной ячейке памяти накопителя,3 1049Входы 19 матрицы 16 блоки 3 комМу- тации подключены к выходам дешифратора 15 в порядке возрастания номеров, при-чем подключается к дешифратору каждый р-й вход 19, начиная с нулевого. В бло ке 5 коммутации порядок соединений входов 19 обратный, т.е. выходы дешко. ратора 15 в порядке возрастания номеров соединены с каждым р-м входом 19 в. порядке убывания нбмеров кроме нуле-10 вого.Устройство работает следующим образом,При записи информации на информационные входы устройства подается входное слово, которое содержит данные от нескольких И /р измерительных каналов, причем все измерении представляются словами одинаковой разрядности р, Одновременно на вход 13 поступает сигнал операции- "Запись", При помощи этого сигнала с выхода адресного блока 6 на адресные входы накопителя 1 подается айрес записи, после:чего в выбраннуюъ 5 ячейку. памяти записывается входное слово, которое проходит через блок 3 беэ преобразования, так как свыхода счет-. чика 7 на входы дешифратора 15 подается нулевой кол, В результате этого нулевой вход 19 разрешает прохождение инфор- мации иэ регистра 14 блока 3 через элементы И 20 беэ сдвиге, После этого сигналом модификации адреса записи,.постуцаюшим на вход .11, модифицируется адрес записи, формируемый блоком 6, и содержимое счетчика 7, При записи сле. дующего входного слова код счетчика 7 . 968создает разрешающий сигнал на следую-.щем (первом) выходе дешифратора 15блока 3, который поступает на Р-й управлякиций вход 19, разрешающий прохождение информации из регистра 14 навыходы 18 со сдвигом на Р разрядов,т.е. данные первого канала занимаютместо данных последнего канала, а данныеостальных каналов сдвигаются, занимаяместо данных предыдущего канала. Еслиодно иэ разрядных сечений накопителя 1отказывает, то ,сечение проходит черезданные нескольких каналов, упакованныхв одно слово, а не через данные одногоканала. Тем самым потери информациираспределяются между несколькими каналами,При чтении информации иэ устройствапроизводится сдвиг в обратную сторону,тем самым восстанавливается исходныйформат входных данныхОля осуществления обратного сдвига используется блок5 коммутации, управляемый счетчиком 8,Оба блока 3 и 5 идентичны и отличаютсядруг от друга только порядком соединенияуправляющих входов 19 матрицы 16 с выходами дешифратора 15. Содержимое счетчика 8 модифицируется после каждого цик,ла чтения сигналом модификация адреса,"чтения, поступающего на вход 12,Предпагаемое устройство позволяетповысить надежность устройства и избежать полной подбери данных одного канала при отказе разрядного сечения эасчет распределения этих потерь междунесколькими каналами, что при избыточности измерительной информации является допустимым в определенных пределах.