Запоминающее устройство с автономным контролем

(19) ГОС ОПИСАНИЕ ИЗОБР ЬО с.".,К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВ(56) 1.фЭлектроника 1.Т,52, 1979В 24, с, 27-34,2. Авторское свидет ССМ 433542 кл. 6 11 С 29 2(54)(57) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВОАВТОНОМНЫМ КОНТРОЛЕМ, содержащееоперативный накопитель, одни из входов которого соединены с однимииз входов блока декодирования, блкодировання, блок управления, первыевход и выход которого являютсуправляющими входом и.выходом устройства, второй вход подключен квыходу первого блока сравнения, авторой и третий выходы соединеныСООТВЕТСТВЕННО С ОДНИМИ ИЗ ВХОДОВпервого и второго регистров, о тл и ч а ю щ е е с я тем, что сцелью увеличения эффективной емко:,ти и:.повышения надежности запомнящего устройства, в него введены птоянный накопйтель, сумматоры подулю два, счетчик адресов, Формирватель сигналов кратности ошибок,второй и третий блоки сравнения,счетчики импульсовпереключатели,элементы ИЛИ, элементы И и третийрегистр, вход которого подключенвыходу блока кодирования, инверснвыход соединен с первым входом певого переключателя, а прямой выхос вторым входом первого переключаля и первым входом первого сумматра по модулю два, второй вход иход которого подключены соответстно к выходу первого элемеета И ипервому входу второго переключатевыход которого соединен с первым информационным входом оперативного на копителя, второй информационныйи другой выход которого.подключсоответственно к выходу второгомента И и к первому входу первогоэлемента ИЛИ, второй вход которогосоединен с выходом счетчика адресови первым входом второго элемента И,а выход - с входом постоянного накоСР, пителя, выход которого подключен кпервым входам первого, третьего ичетвертого элементов Й и первому-Входу второго сумматора по модулюдва, второй вход которого соединенс выходом блока декодирования, а т ытретий вход - с другим входом блока окдекодирования, Вторыми входами первого и второго элементов И и первым Е явходом блока управления, четвертыйвыход которого подключей к третьемувходу первого переключателя,. выходкоторого соединен с вторым входомвторого переключателя и одним из входов первого блока сравнения, другие Фвходы которого подключены к однимиэ выходов оперативного накопителя,а выход соединен с другими входамипервого и второго регистров, причемвыход первого регистра подключен к мо входу первого счетчика импульсов ивторому входу третьего элемента И,выход которого соединен с входом второго счетчика импульсов, первые ивторые Входы пятого элемента И ивторого блока сравнения подключенысоответственно к выходу первого счетчика импульсов и к выходу второгосчетчика импульсов выходы второго д - блока сравнения соединены соответстте- венно с третьим входом пятого эле- О- мента И и с первым входом второго вы-:" элемента ИЛИ, Второй вход которого аен- подключен к выходу пятого элемента И, к третий вход второго блока сравнения лн, соединен с выходом формирователя си входены элеВ,Кузнецо ельство/00, 197 гАРСТВЕННЫЙ КОМИТЕТ СССР ЛАМ ИЗОБРЕТЕНИЙ И ОТКРГГИ налов кратности ошибок и первым1048520 второй вход которого подключен к выходу третьего счетчика импульсов ипервому входу шестого элемента И,второй вход которого соединен с третьим входом третьего блока ср:вненияи выходом четвертого счетчика импульсов, вход которогоподключен к выходу второго регистра и второму входу четвертого элемента И, выход которого соединен с входом третьего счетчика импульсов, выходы третьего блока сравнения подключены соответствен 10 эффективной инФормационной емкости Изобретение относится к вычисли-,тельной технике, в частности к запоминающим устройствам,Известно запоминающие устройствас автономным контролем, содержащееосновной накопитель, память контрольных разрядов (например, по КодуХэмминга), схему контроля, дешифра- .тор, счетчик и группу элементовфИсключающее ИЛИ Р 3,Недостатком этого устройства является невозможность исправлениядвух и более ошибок,Наиболее близким к изобретениюявляется запоминающее устройство савтономным контролем, содержащее накопитель, адресный вход которогоподключен к блоку управления, а разрядный нход и выход - к блоку кади"рования и блоку декодирования соответственно,первый регистр, вход ка"торого подсоединен к выходу блокадекодирования, второй регистр, выход которого через блок элементов ИЛИ подключен к блоку декодирования, блок элементов И, схему равенства кодов, входы которой подключены к одним выходам регистров, а выход - к блоку управления, дополнительный блок элементов ИЛИ, выходкоторого подсоединен к выходной шине устройства, а входы - к другимвыходам регистров и выходу блокаэлементов И, информационный вход которого подключен к одному из выходоводного из регистров и одному из вхо. дов блока элементов ИЛИ, управляющий вход , подсоединен к входу блокауправления,4 а управляющий выход - квыходу блока управления 1.23. Недостатками этого устройства являются низкая надежность и малая эффективная емкость, так как оно не обеспечивает исправление ошибок с кратностью, превышающей корректирующую способность используемого корректирующего кода при двух и более 20 25 30 35 40 45 но к третьему входу шестого элемента И и к первому входу третьего эле.мента ИЛИ, второй вход .которого соединенс выходом шестого элемента И,выходы второго и третьего элементов ИЛИ подключены соответственно ктретьему и к четвертому входам блокауправления, пятый и шестой выходыкоторого соединены соответственно спервым входом счетчика адресов и стретьими входами первого и второго элементов И и вторым входом счетчика адресов 2дефектах в ячейках накопителя, ис правление ошибок производится только при условии отсутствия днух и более дефектов н ячейках накопителя и несистематических сбоев, а для коррекции ошибок без этих ограничений необходимо увеличить количество дополнительных контрольных разрядов накопителя, что ведет к снижению устройства.Цель изобретения - увеличение эффективной емкости и повышение надежности запоминающего устройства. Поставленная цель достигается тем, что н запоминающее устройство с автономным контролем, содержащее оперативный накопитель, одни из выходов которого соединены с одними из входов блока декодирования, блок кодирования, блок управления, первые вход и выход которого являются управляю- шими входом и выходом устройства, второй вход подключен к ныходу первого блока сравнения, а второй и третий выходы соединены соответственно с одними из входов первого и второго регистров, введены постоян-, ный накопитель, сумматоры по модулю два, счетчик адресон, формирователь сигналов кратности ошибок, второй и третий блоки сравнения, счетчики импульсов, переключатели, элементы ИЛИ, элементы И и третий регистр, вход которого подключен к выходу блока кодирования, инверсный выход соединен с первым входом первого переключателя, а прямой выход - с вторым входом первого переключателя и первым входом первого сумматора по модулю два, второй вход и выход которого подключены соотнетственно к выходу первого элемента И и к первому нхаду второго переключателя, выход которого соединен с первым информационнЫм входом оперативного накопителя, второй информационный входи другой выход которого подключенысоответственно к выходу второгоэлемента И и к первому входу первого элемента ИЛИ, второй вход которого соединен с выходом счетчика адресов и первым входом второго элемента И, а выход - с входом постоянного накопителя, выход которого подключен к первым входам первого,третьего и четвертого элементов Ии первому входу второго сумматора по 0модулю два, второй вход которогосоединен с выходом блока декодирования, а третий вход - с другим входомблока декодирования, вторыми входами"первого и второго элементов И и первым входом блока управления, четвер-,тый выход которого подключен ктреть-,ему входу первого переключателя,выход которого соединен с вторымвходом второго переключателя и однимиз входов первого блока сравнения,другие входы которого подключены к:одним из выходов оперативного нако-,пителя, а выход соединен с другимивходами первого и второго регистроВ,причем выход первого. регистра подключен к входу первого счетчика им-пульсов и второму входу третьегоэлемента И, выход которого соединенс входом второго счетчика импульсов,первые и вторые входы пятого элемен-та И и второго блока сравнения под- Сключены соответственно к выходу пер-вого счетчика импульсов и к выходувторого счетчика импульсоввыходывторого блока сравнения соединены 35соответственно с третьим входом пято-,го элемента И и с первым входом вто"рого элемента ИЛИ, второй вход которого подключен к выходу пятого элемента И, третий вход второго блока 4 рсравнения соединен с выходом формирователя сигналов кратности ошибоки первым входом третьего блока сравнения, второй вход которого подклю-.чен к выходу третьего счетчика импульсов и первому входу шестого элемента И, второй вход которого соединен с третьим входом третьего блока.сравнения и выходом четвертого счетчика импульсов, вход которого подключен к выходу второго регистра ивторому входу четвертого элемента И,выход которого соединен с входомтретьего счетчика импульсов, выходытретьего блока сравнения подключены.соответственно к третьему входу шестого элемента И и к первому входутретьего элемента ИЛИ, второй входкоторого соединен с выходом шестого/элемента И, выходы второго и третьего элементов ИЛИ подключены соответственно к третьему и к четвертомувходам блока управления, пятый и шестой выходы которого соединены соот"ветственно с первым входом счетчикаадресов и с третьими входами первого 65 и второго элементов И и вторым входомсчетчика адресов,На фиг. 1 изображена функциональ-.ная схема предлагаемого устройства;на фиг, 2 - функциональная схемаблока управления; на фиг. 3 - матрица согласующих кодовых слов, записанных в постоянном накопителе,Устройство содержит (фиг. 1)оперативный накопитель 1, блок 2 кодирования, блок 3 декодирования,блок 4 управления, первый 5 и второй 6 регистры, первый блок 7 сравнения, третий регистр 8, первый 9и второй 10 переключатели, первый 11и второй 12 сумматоры по модулю два,счетчик 13 адресов, постоянный накопитель 14, первый 15, второй 16 итретий 17 элементы ИЛИ, первый - шестой 18-23 элементы И, первый - четвертый 24-27 счетчики импульсов, формирователь 28 сигналов кратностиошибок, второй 29 и третий 30 блокисравнения, Устройство включает также адресные входы 31, информационныевходы 32 и выходы 33 устройства, первый информационный вход 34 оперативного накопителя, управляющий вход 35устройства, второй - четвертый 36-38входы и первый - шестой 39-44 выходы блока управления, выходы 45, 46и второй информационный вход 47 оперативного накопителя,Блок управления (фиг, 2) содержиттриггер 48, элемент ИЛИ 49, элементы И 50 и 51, триггеры 52"54, элементы ИЛИ 55 и 56, элементы И 57-60.и элемент запрета 61.На фиг, 3 обозначены номера 62согласующих кодовых слов и контрольные разряды 63 кода.Устройство работает. следующим образом.В цикле записи входные информационные сигналы поступают по входу 32 в блок 2 (фиг, 1), которыйформирует провербчные сигналы линейного кода. Кодовое слово через прямой выход регистра 8, сумматор 11и переключатель 10 записывается внакопитель 1 по входу 34, Запись информационных сигналов производитсяв накопитель 1 по адресу, поступающему на его входы 31.,Сигнал Запись, поступающийпо входу 35 устройства, запрещаетпрохождение выходных сигналов счетчика 13 через элемент И 19 на информационный вход 47 накопителя 1. Таким образом, в накопителе 1 записывается первичное кодовое слово. Затем производится контрольное считы-вание первичного кодового слова повыходу 46 накопителя 1. Блок 7 опре"деляет равенство считываемого первичного кодового слова записываемому,которое хранится в регистре 8 и поступает с его прямого выхода черезле 14.Производится контрольное считыва 15 ние инверсного кодового слова исравнение его с инверсным кодовымсловом, хранящимся в регистре 8и поступающим через переключатель 9на другой вход блока 7. При отсутствии сигнала Ошибка на выходеблока 7 номер (адрес) согласующегокодового слова с выхода счетчика 13через элемент И 19 записывается повходу 47 в накопитель 1, а сигналсогласующего кодового слова с выхода накопителя 14 через элемент И 18складывается в сумматоре 11 с первичным кодовым словом, хранящимсяна прямом выходе регистра 8, и поступает через переключатель 10 навход 34 накопителя 1.Если блок 7 обнаруживает несовпадение считываемого слова записываемому первичному кодовому слову, онвыдает сигнал Ошибкаф, поступаюЗ 5,щий на вход 36 блока 4,Блок 4 формирует по выходу 41сигнал Вторая запись, разрешающий запись сигнала Ошибка в регистр 6, по выходу 42 - сигнал40 Прямой-инверсный, по выходу 39подтверждает отсутствне сигналаГотовность, а по выходу 43 - сигнал Пуск, снова запускающий счетчик 13,Далее с помощью счетчиков 26, 27,элементов И 21, 23 и блока 30 производится поиск такого согласующегокодового слова матрицы С, чтобы призаписи в дефектную ячейку накопителя 1 суммы по модулю два первичногокодового слова с одним из согласующих кодовых слов С и первичного кодового слова с этим же согласующимкодовым словом С возникало как можно меньше ошибок, по крайней меременьше или равно числу ошибок К, заданному формирователем 28.На входы 37 и 38 блока 4 поступают первый и второй сигналы Стоп.Когда они поступают одновременно,60 блок 4 по выходу 44 формирует сигнал Стопф, останавливающий счетчик 13, Номер (адрес) кодового слова с выхода счетчика 13 через элемент И 19 записывается по входу 4765 накопителя 1, а сигналы согласующего переключатель 9 на другой вход бло"ка 7. При их равенстве отсутствуетсигнал Ошибками на выходе блока 7,и блок 4 по выходу 39 выдает сигналГотовность, что означает возможность записи (или считывания) следующего кодового слова.Если блок 7 обнаруживает несовпадение считываемого слова записываемому первичному кодовому слову, онвыдает сигнал фОшибка, поступающий на вход Зб блока 4 и входы реристров 5 и 6. Блок 4 сформируетпо выходу 40 сигнал фПервая записьф, разрешающий запись сигналафОшибка в регистр 5, по выходу 42,сигнал фПрямой-инверсный, переключающий выход инверсной информации срегистра 8 через переключатели 9и 10 на вход 34 накопителя 1 и входблока 7, по выходу 39 - отсутствиесигнала Готовность, а по выхо-,ду 43 сигнал Пуск, запускающийсчетчик 13. В результате этого первичное кодовое слово с инверсноговыхода регистра 8 записывается внакопитель 1 по входу 34 и поступаетна вход блока 7, запись (считывание)следующего слова в запоминающее устройство запрещена, накопитель 14под воздействием адресов, вырабатываемых счетчиком 13 и поступающихна его вход через элемент ИЛИ 15,выдает информационные сигналы согласующих кодовых слов, Согласующиекодовыеф слова записаны в накопителе 14 в виде матрицы,С (Фиг. 3), которая обладает следующими свойствами:все строки матрицы являются кодовы-:ми словами линейного кода, формируемого в блоке 2; номера всех согласующих кодовых слов различны,При записи сигнала Ошибкаврегистр 5 с помощью элементов И 20,22, 23, счетчиков 24, 25, блока 29и формирователя 28 производится поисктакого согласующего кодового словаматрицы С, чтобы при записи вдефектную ячейку накопителя 1 суммы по модулю два первичного кодового слова с одним из согласующих кодовых слов возникало как можно меньше ошибок, по крайней мере меньшеили равно числу ошибок К, заданномуФормирователем 28.При этом счетчиком 24 производит.ся подсчет числа ошибок, вызванныхдефектами ячеек накопителя 1 при записи первичного кодового слова впрямом виде, счетчик 25 определяетчисло несовпадений сигналов согласую.щего кодового слова, поступающего свыхода постоянного накопителя 14,и сигнала Ошибка с выхода регистра 5, блок 29 производит сравнение24 25чисел с выходов счетчикови формирователя 28. При равенствечисел на выходе счетчиков 24, 25 и формирователя 28 формируется пер-вый сигнал фСтоп элементом И 22Этот сигнал формируется так же, если число на выходе счетчика 24 больше на число К и более числа на выходесчетчика 25 и поступает с другоговыхода блока 29 через элемент ИЛИ 16 на вход 37 блока 4, который по выходу 44 формирует сигнал фСтоп,останавливающий счетчик 13. На выходе счетчика 13 содержится номер(адрес) согласующего кодового словаматрицы С, содержащейся в накопите1048520 кодового слова с выхода накопителя 14 складываются по модулю два с первичным кодовым словом и записываются по входу 34 накопителя 1 с выхода сумматора 11 через переключатель 10. По выходу 39,блок 4 вырабатывает 5 сигнал ГОтовность.При считывании информации из устройства информационные сигналы поступают с выхода 46 накопителя 1 в блок 3, который исправляет с по О мощью проверочных разрядов корректи" рующего кода ошибки, возникающиепри записи, считывании и хранении информации .в ячейках накопителя 1.При этом на выходе 45 накопите ля 1 появляется номер согласующего кодового слова, являющийся адресом ячейки накопителя 14 и поступающий на его вход через элемент ИЛИ 15Согласующее кодовое слово с выхода накопителя 14 складывается по модулю два с информационным кодовым словом, поступающим с выхода бло-. ка 3, и поступает.с выхода сумматора 12 на выход 33 устройства, при этом восстанавливается исходное информационное слово.П р и м е рДля исправлении отказов двух запоминающих элементов накопителя 1 и одного сбоя в 32-разрядных ячейках (И=32, 1=1 - сбой.,30 ,2 = 2 - дефекта) можно воспольэовать ся кодом Хэмминга длины 32 и согласующей кодовой матрицей С (фиг., 3). Подматрица Н (фиг, 3, пунктир) является проверочной матрицей исполь-З 5 зуемого в данном случае кода Хэм- минга. Матрица С такова, что при отказах любых двух запоминающих элементов в ячейке накойителя 1 согла 8сующее кодовое слово С может бытьвыбрано таким образом, чтосумма егои записанного в устройство информационного слова хранится в этойячейке без ошибок (число ошибок Кв данном случае равно нулю),Таким образом, предлагаемое Зуустойчиво, например, к отказамлюбых Ь или менее запоминающихэлементов в любой ячейке накопителя 1 и любым 1 и менее случайнымсбоям. При этом появляется возможность значительно понизить число С(где С - целое число) согласующихкодовых слов, а следовательно,длину их номеров Г=1 оф /С/,Так, в приведенном примере числодополнительных проверочных разрядовравно = г, + СГ 5+4=9, где )" - число контрольных разрядов корректирующего кода. В известном устройстве)2 1 для исправления такого же количества ошибок ( 1=. 1,1 ъ - 2) потребуется г 15 разрядов корректирующего кода, при этом возрастает сложность блоков кодирования и декодирования, Вследствие того, что случайные ошибки исправляются контрольными разрядами корректирующего кода,а дефекты с помощью согласующихкодовых слов, несистематические ошибки в предлагаемом устройстве надежноисправляются контрольными разрядамикорректирующего кода, что повышаетнадежность устройства. Технико-экономическое преимущество предлагаемого устройства заключается в увеличении его эффективной емкости и более .высокой надежности по сравнению с известным.