Буферное запоминающее устройство
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
,За 1 Ю 1 НОМИТЕТ ССЕНИЙ И ОТКРЫТ ГОСУДАРСТВЕНН ПО ДЕЛАМ ИЗОБ ИЙ ОПИСАНИ ЗОБРЕТЕНИЯТЕЛЬСТВУ г,"1 К ТОРСНОМУн в(фф 21) 3419855/18-24 расширения обпасти применения за счет 22) 09.04.82: запоминания информации, поступающей 46 15.10,83. Бюп. В 38 поспв перепопнения накопите я, тактовый 72) М.А.Апвксеева, В. П. Дрожжиноввход второго счетчика подкпючен к ийхои Ю.А.Трофимов . ду первого эпемента ИЛИ, первый вход (53) 681.327.6 (088;8) которого подкпкяен к выходу первого эдв (56) 1. Авторское свидетепьство СССР мента И, второй и третий входы",дэрво- М 583476, кп. 6 11 С 11/00, 1976, го эпемента ИЛИ подкпючены к выходам. 2, Авторское свиаетепьство СССР : соответственно второго и третьего эпвМ 583478, кп. С 11 С 11/00, 1976 ментов И, первые входы которых подкпю (прототнп), чены к первому входу второго эпвмента: (54)(57) БУФЕРНОЕ ЗАПСМИНАКНЦЕЕ ИЛИ и к первому входу второго дешифра- УСТРОЙСТВО, содержащее накопитепь тора, второйвход второго эпемента И информационные входы и выходы которогоподкпючен к выходу эпемента НЕ, вход являются соответственно информационными которого поакпючен к выходу бпока сраи входами и выходами устройства, первыйпения, к первому. входу четвертого эпю.и второй аарвсныв входы накопитепя под-: мента И и к первому входу первого эпв.- кпючены к выходам соответственно пер- мента И, второй вход которого поакпю вого и второго дешнфраторов, первые - чвн.к выходу первого триггера и к втовходы первого и второго дешифраторов рому входу третьего эпемента И, третий явпяются соответственно первым и вто-, вход первого эпемента И подкпючвн к рым управляющими входами устройства . тактовым входам первого и третьего второй вхоа первого дешифратора подкао-, триггеров, сбросовому входу второгочен к первому выходу первого счетчика, триггера и к тактовому входу первого второй вход второго аешифратора поакпк счетчика, второй вход второго эпемента чен к первому выходу второго счетчика, .,ИЛИ явпяется третьим-управпяющим вховторыв выходы дэрвого и второго счетчи дом устройства и поакпкяен к установочков подкпючены к входам бнока сравнения, ному входу второго триггера и к сбросо тактовый вход первого счетчика подкпючеивым входам первого и второго счетчиков, к первому входу первого дешифратора,выход второго эпемента ИЛИ поакпюче триггеры, эпементы Иэпементы ИЛИ, к сбросовому входу первого триггера, эпемент И-НЕ и эпемент НЕ, о т и и вьход третьего триггера явпяется упра104851 5 1Изобретение относится к запоминающим устройствам и может быть использовано в системах приема и передачи дискретной информации.Известно буферное запоминающее устрьйство (БЗУ), содержащее накопитель,блоки формирования адресов записи исчитывания, схему сравнения адресовзаписи и считывания, элементы И и ИЛИ,в котором индикация занятости осуществляется путем сравнения адресов записии считывания 1,Недостатком этого БЗУ является прекращение записи новой информации призаполнении накопителя, 15Наиболее близким по технической сущности к изобретению является буферноезапоминающее устройство, содержащеенакопитель, счетчик записи, счетчик считывания схемы сравнения, элементы И 20и ИЛИ, триггеры и дешифраторы,После заполнения накопителя (достижения счетчиком записи максимальногозначения), формируется сигнал переполнения, и запись вновь поступающей информа 25ции прекращается. Потери адреса записипри неравномерном поступлении сигналов.записи и считывания не происходит 2 .Недостатком такого устройства является потеря новой, наиболее важной информации при ее непрерывном дальнейшем поступлении,Целью изобретения является расшире,ние области применения эа счет запоминания информации, поступающей послепереполнения накопителя,Поставлейная цель достигается тем,что в буферном запоминающем устройстве,содержащем иакопитель информационныеВхОды и Вы ходы которого яВляются соот 40ветственно информационными входами ивыходами устройства, первый и второйадресные входы накопителя подключенык выходам соответственно первого иВторого дешифраторов первые входы первого и второго дешифраторов являютсясоответственно первым и вторым управляющими входами устройства, второй входпервого дешифратора подключен к первому выходу первого счетчика, второй вход50второго дешифратора подключен к первому выходу второго счетчика, вторые выходы первого и второго счетчиков поаключены к входам блока сравнения тактовыйвход первого счетчика подключен к первому входу первого дешифратора, триггеры. 55элементы И, элементы ИЛИ, элемент ИНЕ и элемент НЕ, тактовый вход второгосчетчика подключен к выходу первого элемента ИЛИ первый вход которого подключен к выходу первого элемента И,второй и третий входы первого элементаИЛИ подключены к выходам соответственно второго и третьего элементов И, первые входы которых подключены к первомувходу второго элемента ИЛИ и к первомувходу вгорого аешифратора, второй входвторого элемента И подключен к выходуэлемента НЕ, вход которого подключен квыходу блока сравнения, к первому входу четвертого элемента И и к первомувходу первого элемента И, второй входкоторого подключен к выходу первого.триггера и к второму входу третьегоэлемента И, третий вход первого элемента И подключен к тактовым входам первого и третьего триггеров, к сбросовомувходу второго триггера и к тактовомувходу первого счетчика, второй вход второго элемента ИЛИ является третьим управляющим входом устройства и подключен к установочному входу второго триггера, к сбросовым входам первого и второго счетчиков, выход Второго элементаИЛИ подключен к сбросовому входу первого триггера, выход третьего триггерявляется управляющим выхоаом устройства.1На чертеже приведена структурнаясхема предлагаемого устройства.Устройство содержит информационныйвход 1 накопителя 2, информационныйвход 3 устройства, управляющие входы 4и 5 накопителя 2, дешифраторы 6 и 7,входы 8 и 9 дешифратора 6, управляющийвход 10, счетчик 11, триггеры 12-14,вход 15 элемента И 16, выход 17 счетчика 11, блок 18 сравнения, вход 19блока 18 сравнения, счетчик 20, выход21 счетчика 20, вход 22 дешифратора 7,управляющий вход 23, элемент ИЛИ 24,вход 25 элемента И 26, вход 27 элемента И 28, выход первого триггера 12,подключенный к входу 29 элемента И 16вход 30 элемента И 28, вход 31 элементаИ 16,. вход 32 элемента И-НЕ 33, элемент НЕ 34, вхоа 35 элемента И 26,вход 36 элемента И 33, управляющийвыход 37, выходы 38-40 элементов И,элемент ИЛИ 41, вход 42 элемента ИЛИ24 и управляющий вход 43 устройства.Работа устройства происходит следующим образом,В исходный момент после воздействиясигнала начальной установки (НУ), постуцбющего на вход 43, триггеры 12 и14, счетчики 11 и 20 находятся в нуле3 104вом, а триггер 1 3 - в единичном состоя нии.При одинаковых состояниях счетчиков11. и 20 на выхоае блока 18 сравненияустанавливается высокий потенциал. .5Сигнал, поступающий с выхода блока18 сравнения через элемент НЕ 34 навход 35 элемента И 26, запрещает про- .хожцение импульсов считывания черезэлемент И 26 и далее через элемент 10ИЛИ 41 на тактовый вхоц счетчика 20,определяющего адрес считывания, до при,хода первого импульса, записи. Сигнал свыхода- трщтера 12, поступающий навход 30 элемента И 28, также запрещает прохождение импульса считыванияна вход счетчика 20 цо прихода сигналазаписи.После первого импульса записи состоя-.ние счетчика 11 изменяется, и на эыхо 20де блока. 18 сравнения формируется ннэкий потенциал, инверсное значение которого разрешает прохождение сигналасчитывания через элемент И 26, элемент ИЛИ 41 .на тактовый вход счетчич 25ка 20.По первому импульсу записи триггер .1 2 устанавливается в единичное состояние, триггер 13 устанавливается в нулевое состояние, разрешая тем самым работу триггера 14, по концу импульсовзаписи на выхоае триггера 14 формируетсясигнал наличия информации.Сигнал считывания, поступающий навход 23, изменяет состояние триггеров12 и 13 и счетчика 20 считывания, Навход счетчика 20 сигнал считывания цо".ступает через элемент И 26 и элементИЛИ 41,Триггер 12 устанавливается в нулевое 4 Осостояние по началу сигнала считывания,а триггер 1 3 в единичное состояниепо концу импульса считывания. С выхоааэлемента И-НЕ 33 нулевой уровень поступает на сбРосовый вход триггера 14,и триггер 14 устанавливается в нулевоесостояние, Таким образом, формированиесигнала "4 И" заканчивается до прихода .следующего импульса записи,При поочередном поступлении импупьсов записи и считывания происходит постоянное пошаговое продвижение счетчика11 адреса записи и счетчика 20 адресасчитывания.С выхода счетчика 11 импульсы,,поступают на вход 9 аешифратора 6. Свыхода дешифратора сигналы поступаютна адресный вход 4 накопителя 2. С выхода счетчика 20 импульсы считывания йоступают на вход аешифратора 7, с выхода которого сигналы дальше поступают на ацресный вход 5 накопителя 2. Таким образом, осуществляется запись и считывание информации в на- .копитепь.Если после первого импульса записи до полного заполнения накопителя 2 не поступает ни одного импульса считывания на вход 23, то после записи поспеанего бита информации счетчик 11 устанавливается в исходное, одинаковое со счетчиком 20, состояние. Выход триггера 12 находится при этом в единичном состоянии, и на вход 29 элемента И 16 посту пает разрешающий высокий потенциал. После того, как состояния счетчиков 11 и 20 станут одинаковыми, с выхода блока сравнения 18 на вход 31 элемента И 16 поступает единичный сигнал, и спедующий импульс записи, поступающий свхода 10 на вход 15 элемента И 16,проходит через элемент ИЛИ 41 на тактовый вход счетчика 20 н подвигает егона один шаг,Таким образом, в этом случае (отсутствия сигналов считывания) осуществляется пошаговое подтягивание" счетчика 20 за счетчиком 11 сигналами записи. Запись вновь поступающей информациипроисходит на место наиболее старой информации, Если, в общем случае, после некоторого импульса записи сигналы считывания перестают поступать, то заполнение накопителя происходит до тех пор, пока состояния счетчиков 11 н 20 не станут одинаковыми.При одинаковом состоянии счетчиков 11 и 20 с выхоаа блока 18 сравнения на вход 31 элемента И 16 поступает высокий потенциал, разрешающий прохождение следующего импульса записи на вход счетчика 20 и продвижение его на один шаг. Таким образом, при нерав номерном поступлении сигналов считывания не происходит потеря новой информации при заполнении накопителя, а возобновление считывания всегда начинаелся с наиболее старой информации, так как при "подтягивании" состояния счетчика 20 вслед за счетчиком 1 1 потеря адреса записи и считывания не происходит.Отсутствие остановки счетчика записи при достижении им фмакснмапьнбго значения и ввеаение управления продвижением счетчика 20 сигналами записи позволяет записывать любой необходи мый объем информации в накопитель,594рстве нного ком бретений и отва, Ж, Раув снов та СССРрытий ая наб., и. 4/5 и ПППУжгород, уп. т я, 4 пичвм при заполнении вго происходит 1постепенная ааагова эамвна наиболее старой информации новой, вновь постуа- вшей беэ потери адресов записи и считываниямиУкаэанна особенность построения БЗУ расширяет область применения усттираИПИ Госудпо делам иэо3035, Моса ройства, поэвопет вести работу с непреф.рывно поступающим потоком данных беэпотери новой, наибопее важной информации.Испопьэованнв данного ЗУ дает воэмож ность осуществлять прием и. выдачу информации от нескольких типов АПД, работающих асинхронно.
СмотретьЗаявка
3419855, 09.04.1982
ПРЕДПРИЯТИЕ ПЯ В-8835
АЛЕКСЕЕВА МАРИНА АЛЕКСАНДРОВНА, ДРОЖЖИНОВ ВЛАДИМИР ПЕТРОВИЧ, ТРОФИМОВ ЮРИЙ АЛЕКСАНДРОВИЧ
МПК / Метки
МПК: G11C 19/00
Метки: буферное, запоминающее
Опубликовано: 15.10.1983
Код ссылки
<a href="https://patents.su/4-1048515-bufernoe-zapominayushhee-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Буферное запоминающее устройство</a>
Предыдущий патент: Способ записи и считывания информации с пластины магнитомногоосного материала
Следующий патент: Буферное запоминающее устройство
Случайный патент: Способ получения иммуноглобулинового конъюгата