Буферное запоминающее устройство
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1048516
Авторы: Голубин, Кухнин, Лупиков, Маслеников, Спиваков
Текст
(191 (И) СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК А З(51) О 11 С 9/О РСТВЕННИЙ КОМИТЕТ М ИЗОБРЕТЕНИЙ И ОТК Й П ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(21) 3450777/1824 информационным входам накопителя и к, (22) 11.06,82 информационным входам первого и второ-, (46) 15,10.83. Бюл. М 38го регистров, входы записи. которых под- (72) В,С,Гопубин, А,Г,Кухиин, ключены к.выходам соответственно перво- В,С,Лупиков, Б,С,Маслеников и го и второго элементов И, первые входы и С,С.Спиваков первого, второго и третьего элементов (53) 681,327,6 (088.8) . И подключены к выходу триггера, первый (56) 1. Авторское свидетельство СССРвход которого подключен к входам записи % 822287, кл, С 11 С 9/00, 1979,счетчика и сдвигового регистра и являет 2. Авторское свидетельство СССРся вторым управляющим входом устройстМц 759251, кл. 6 11 С 9/ОО, 1978, , ва, второй вход первого элемента И под- (54)(57) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ ключен к вторым входам второго и тре- УСТРОЙСТВО, содержащее накопитель,тьего элемента И и является третьим информационный вход которого подключен-, управляющим входом устройства, третий к одному из выходов сдвигового регистра, вход первого элемента И подключен к информационные выходы сдвигового ре-управляюшему входу накопителя, к входугистра являются информационными выхода элемента НЕ, к первому управляющему ми устройства, счетчик, элементы И, входу блока элементов И-ИЛИ и является о т л и ч а ю ш е е с я тем,:что, с . четвертым управляющим входом устройся. рею целью расширения области применения . ва, третий вход второго элемента И под-фустройства за счет преобразования формам ключен к выходу элемента НЕ и к второ- а та данных, содержит блок элементов И- . му управляюшему входу блока элементов ИЛИ, регистры, триггер, элемент НЕ и .И-ИЛИ, выход счетчика подключен к втосумматор, одни входы которого являются рому входу триггера. и является управ- первой группой управляющих входов уст-: ляюшим входом устройства, выход третьеройства, другие входы сумматора подклю% го элемента И подключен к тактовому чены к выходам блока элементов И-ИЛИ,.входу сдвигового регистра н к тактовому информационные входы которого паклю- " входу счетчика, информационные входы кочены к выходам первого и второго регнст- торого являются второй группой управляров, выходы сумматора подключены к. ющих входов устройства.1 1048516 2рого и третьего элементов И подключенык выходу триггера, первый .вход которогоподключен к входам записи счетчика исдвигового регистра и является вторымуправляющим входом устройства, второйвход первого элемента И подключен квторым входам второго и третьего элементов И и является третьим управляющим входом устройства третий вход первого элемента И подключен к управляющему входу накопителя, к входу элемента НЕ, к, первому управляюшему входублока элементов И-ИЛИ и является четвертым управляюшим входом устройства, третий вход второго элемента И подключен к выходу- элемента НЕ и к второму управляющему входу. блока элементов И-ИЛИ, выход счетчика подключенк второму входу трипера и являетсяуправляющим входом ус гройс тва, выходтретьего элемента И подключен к тактовому входу сдвигового регистра и к тактовому входу счетчика, информационныевходы которого являются второй группойуправляющих входов устройства.На чертеже приведена структурная схема буферного запоминающего устройства.Устройство содержиг накопитель 1,сдвиговый регистр 2; управляющий вход3 КОЙ операции, информационные входы4, выходы 5, сумматор 6, блок 7 элементов И-ИЛИ, регистр 8 адреса записи, регистр 9 адреса чтения, счетчик 10,триггер 11, элементы И 12-14, элементНЕ 15, группу управляющих входов 16для кода модификации адреса, группу управлявших входов 17 дпя кода длиныформата, управляющий вход 18 пуска иуправляюший вход 19 синхронизации,Перед началом работы устройство приводится в исходное состояние т,е, производится обнуление регистра 8 адреса записи и регистра 9 адреса чтения, установка триггера 11 в нулевое состояние,которое эапрешает прохождение импульсов синхронизации в устройстве.(Пепиустановки в исходное состояние не показаны).В режиме записи устройство работаетследующим образом. Изобретение относится к запоминающимус гройс гвам,Известны буферные запоминающиеустройства, в которых используется методперекрестив-последовательного обрашения,позволяющий осушествлять двустороннийобмен информацией ,и совмещать процессы ввода информации в буферное запоминающее устройство и вывода иэ него 1Наиболее близким по техническому 10решению к изобретению является буферноезапомииаюшее устройство, содержашее накопитель, информационный выход которогосоединен с поспедовательным входом регистра сдвига, вход управления накопителя соединен с шиной КОД операции,информационный вход накопителя подключенк выходу последнего разряда регистрасдвига, параллельные информационныевходы регистра сдвига являются информа-.р 0ционными входами устройства, выходырегистра сдвига являются информационными выходами устройства 2Недостатком известного устройстваявляется малоэффективное использование д 5памяти цри работе со словами разрядность которых не кратна степени 2,Кроме того, известное устройство работает со словами фиксированной разрядности,не позволяет производить операции преобразования форматов слов, а также мат.ричные операции с массивами слов,Цель изобретения - повышение эффективности и расширение области примененияустройства за счет преобразования фор 35мага данных. Поставленная цель достигается тем, ,что в буферное эапоминаюшее устройство, содержащее накопитель, информационный вход которого подключен к одному из выходов сдвигового регистра информационные выходы сдвигового регистра являются информационными выходами устройстм, счетчик, элементы И, дополнительно введены в блок И-ИЛИ, регистры, триггер, 45 элемент НЕ и сумматор, одни входы которого являются первой группой управляющих входов устройства, другие вхо-. ды сумматора подключены к выходам блока элементов И-ИЛИ, информационные 50 входы которого подключены к выходам первого и второго регистров, выходы сумматора подключены. к информационным входам накопителя и к информационным входам первого и второго регистров, 55 входы записи которых подключены к выходам соответственно первого и"второго элементов И, первые входы первого, втоНа вторые входы сумматора 6 поступает код модификации адреса с входов 16, По сигналу на входе 18 производится запись информационного слом через параллельные информационные входы 4 в регистр 2, запись кода с входа 17 кода длины формата в счетчик 10, а также происходит установка триггера 1 1 в еди3 104851 ничное состояние, которое разрешает прохождение импульсов синхронизации с входа 19 через элемент 14 на счетчик 10 и регистр 2. Одновременно сигнал с входа 3 кода операции, пройдя через элемент НЕ 15, разрешает прохождение импульсов с входа 19 через элемент И 13 на регистр 8 адреса записи, одновременно этот же сигнал производит коммутацию на сумматор 6 через блок 7 элементов 1 О И-ИЛИ регистра 8 адреса, записи, а также переводит накопитель 1 в состояние готовности к записи,По адресу, сформированному на выхо- . де сумматора 6, производится запись 15 последнего разряда информационного слова в накопитель 1, По импульсу, пришедшему в устройство с входа 9, происходит уменьшение содержимого счетчика 10 на единицу, сдвиг содержимого ре гистра 2, запись в регистр 8 адреса записи последнего и -го разряда информа- ционного слова.Адрес записи ( И -.1) -го разряда информационного слова задается кодом 25 сформированным на выходе сумматора 6, который определяется суммой кода, поступающего с регистра 8, и кода, поступающего с входов 16, Этот процесс записи и сдвига продолжается до тех пор, пока не запишутся все разряды информационного слова, После того, как записан последний разряд информационного слова, по импульсу с входа 19 происходит сдвиг содержимого регистра 2,запись в регистр35 8 аареса записи последнего разряда информационного слова, появляется сигнал,заема со счетчика 10, который устанавливает триггер 11 в нулевое состояние, бпо кирующее прохождение импульсов синхро-:4 низации в устройстве. Кроме того, сигнал заема является сигналом о записи информационного слова и готовности принять новое слово. Аналогично производится запись в накопитель 1 последующих ин формационных слов.В режиме считывания устройство рв ботает следующим образом. 6 4дв: 3 кода операции разрешает прохождение импульсов с входа 19 через элементИ 12 нв регистр 9 адреса чтения, одновременно этот же сигнал производит коммутацию на сумматор 6 через блок 7 элементов И-ИЛИ регистра 9 адреса чтения,а также переводит накопитель 1 в состояние готовности к считыванию,По адресу, сформированному на выходесумматора 6, производится считываниеп -го разряда информационного словаиэ накопителя 1; По импульсу синхронизации, пришедшему в устройство с входа19, происходит уменьшение содержимогосчетчика 10 на единицу, сдвиг содержимого регистра 2 с одновременной записью И -го разряда информационного сло-.ва в 1-й разряд регистра 2, запись врегистр 9 адреса чтения й -го разрядаинформационного слова. Адрес чтения(й -1) - го разряда информационного сло- .ва задается кодом, сформированным навыходе сумматора 6, который определяется суммой кода, поступающего с регистра 9 адреса чтения и кода поступающегос входов 16, Этот процесс считывания исдвига продолжается до тех пор, пока не1 счи таится все разряды информационногослова.После того как определен адрес считывания 1-го разряда информационногослова, по импульсу с входа 19 происходит запись этого разряда в регистр 2с одновременным сдвигом предыдушихразрядов в этом регистре, запись в регистр 9 адреса чтения первого разрядаинформационного слова, появляется сигнал заема со счетчика 10, которыйустанавливает триггер 11 в нулевоесостояние блокирукюцее прохождение им-пульсов синхронизации в устройстве,Кроме того, сигнал заема является сигналом о записи информационного словав регистр 2 и :готовности передачи этого слова с выходов 5, Следующее информщионное слово считывается иэ накопителя 1 аналогичным образом.В предпвгаемом устройстве устраненынедостатки известного, кроме того, оноиоэвопяет производить операции преобразования форматов слов (максимальная.длина слова определяется разрядностьюрегистра 2.сдвига) и матричные операциис массивами слов,На вторые входы сумматора 6 поступает код с входов 16 для модификацииадреса, По сигналу на входе 18 пускпроизводится запись с входов 17 кодадлины формата в счетчике 10, а такжепроисходит установка триггера 11 в еди-,ничное состояние, которое разрешает прохождение импульсов синхронизации входов19 через элемент И 14 на счетчик 10и регистр 2, Одновременно сигнал с вхо-В режиме транспортирования матрицы устройство работает следующим образом.5 1048516 Ьсобой столбцы матрицы. При данной мат, гаточно задавать код длины формата соричной операции необходимо чтобы считан-:ответственно 8 и 4,Фное словослово было образовано одноименнымиДля выделения иэ каждого информацими различных столбцов матрицы." онного слова заданной части на входах 7элементами разлО.счетчик 10 с входов кода длины форма устанавливается код длины выделяемойта записывается код длины строки транс- части. При последовательном считываниипортированной матрицы. Адрес первого элементов выделяемой части на входахвыбираемого элемента в первом столбце 16 установлен код единицы, а по сигнамагрицы определ еделяется с входов 16 кодом лу с выхода счетчика 10 устанавливаетсямодификации адреса. ослеф и адреса. После того как счи О код, соответствующий объему невыделяетан первый элемент на входах 16, выс- мой части,тавляется код, соответс 1 вующий длине . Таким образом, предлагаемое устройстстолбца преобразуемой матрицы, и сле- во может работать со словами различнойющие элементы строки транспортирован- разрядности, осуществлять преобраэованой матрицы получаются без изменения 15 ние формата. слов, предварительную роб акода на входах 16. Подобным образом ботку массивов слов, что значительносчитываются и другие строки матрицы, расширяет область его использования вавтоматизированных системах обработкидля преобразования форматов слов, данных. Эффективное использование объенапример, по байтной записи, а считы 20 ма накопителя уменьшает затраты на еговаиия - по тетрадам или.наоборот дос- изготовление и увеличивает надежность,1048516Составитель С, Шустенкодактор Н,Швыдкая Техред М.Гергель Корректор А.Зимокосов7939/56 Тираж 594 ПодписноеВНИИПИ государственного комитета СССРпо делам изобретений и открытий13035, Москва, Ж 35,. Раушская наб., д. 4/5фППП "Патент", г. Ужгород, ул, Проектная, 4
СмотретьЗаявка
3450777, 11.06.1982
ПРЕДПРИЯТИЕ ПЯ А-3756
ГОЛУБИН ВЛАДИМИР СЕРГЕЕВИЧ, КУХНИН АНАТОЛИЙ ГЕННАДЬЕВИЧ, ЛУПИКОВ ВИКТОР СЕМЕНОВИЧ, МАСЛЕНИКОВ БОРИС СЕРГЕЕВИЧ, СПИВАКОВ СЕРГЕЙ СТЕПАНОВИЧ
МПК / Метки
МПК: G11C 19/00
Метки: буферное, запоминающее
Опубликовано: 15.10.1983
Код ссылки
<a href="https://patents.su/5-1048516-bufernoe-zapominayushhee-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Буферное запоминающее устройство</a>
Предыдущий патент: Буферное запоминающее устройство
Следующий патент: Оперативное запоминающее устройство
Случайный патент: Хроматограф для анализа микропримесей в газах